[发明专利]一种氮－氧－氮SAC结构的COB－DRAM位线制作方法

说明书

技术领域

本发明涉及位线上电容型随机动态存储器(Capacitance Over BitLine-Dynamic Random Access Memory，COB-DRAM)的位线制作方法，特别是具有氮-氧-氮硬掩模的自对准接触(Self Aligned Contact，SAC)结构的COB-DRAM位线的制作方法。

背景技术

在目前的位线上电容型动态随机存储器(COB-DRAM)的制作过程中，应用自对准接触(SAC)方法形成接触孔结构。但是在目前的自对准接触(SAC)技术的应用中，存在自对准接触(SAC)技术应用的制程容许度过小的问题。随着器件尺寸越来越小，自对准接触(SAC)技术应用的制程容许度会越来越小。

在位线上电容型动态随机存储器(COB-DRAM)的制作过程中，完成自对准接触(SAC)刻蚀和后续的将导体淀积填充到自对准接触SAC孔中的过程以后，容易导致位线与自对准接触(SAC)孔中的导体桥接。这种桥接问题的产生将导致产品的低合格率，因此，这种自对准接触(SAC)应用的制程容许度较小是容易导致产品的低合格率的主要原因。

在目前的COB-DRAM制作过程中，由于较小的器件设计规则，位线和位线之间的较小间隔的结合以及光刻过程的叠层偏移，因此应用一种自对准接触方法。

如图1A和1B所示是现有技术的应用自对准接触的位线制作过程中存在的问题，已知在应用自对准接触(SAC)技术中，存在肩部氮化硅(Si₃N₄)112残留和底部关键尺寸113之间平衡的问题。可是，随着器件尺寸的持续下降，要同时在较大的底部关键尺寸113和较高的肩部氮化硅(Si₃N₄)112残留之间进行平衡很困难。

由于肩部氮化硅(Si₃N₄)残留不足以保护位线，所以存在位线106和SAC孔中淀积的多晶硅111之间的桥接问题，如图1B所示。随着器件尺寸越来越小，越来越难于同时得到足够的肩部氮化硅残留和满意的底部关键尺寸。

发明内容

为了解决上述问题，提出了本发明。

本发明的目的是提供一种氮-氧-氮SAC结构的位线制作方法。

本发明的一种氮-氧-氮SAC结构的COB-DRAM位线制作方法，包括如下步骤：

a)位线金属与氧化物层之间阻障层(Barrier)金属淀积和位线金属淀积；

b)位线的氮-氧-氮硬掩模层淀积；

c)形成位线光刻胶图案；

d)位线硬掩模刻蚀；

e)位线金属刻蚀；

f)位线间隔层材料淀积和回蚀(Etching Back)；

g)氧化物淀积，用于形成第三多晶硅接触；

h)形成第三多晶硅接触SAC光刻胶图案；

i)第三多晶硅接触SAC刻蚀。

根据本发明的方法，以钛/氮化钛为位线金属与氧化物层之间阻障层(Barrier)金属，而位线金属采用钨。

根据本发明方法，位线的氮-氧-氮硬掩模包括氮化硅、氧化铝、氮化硅，而且其总厚度为1600～1700，其中第一氮化硅为900～1100，氧化铝厚度为100～300，第二氮化硅厚度为400～600。

根据本发明的方法，所述位线间隔层材料是氮化硅。

根据本发明的方法，所述氧化物是高密度等离子氧化物(High DensityPlasma，HDP)。

根据本发明的方法，所述氮-氧-氮硬掩模中，氮化硅层采用低压化学气相沉积法(Low Pressure Chemical Vapor Deposition，LPCVD)淀积，氧化物，如氧化铝用原子层淀积(Atom Layer Deposition，ALD)方法形成。

根据本发明的氮-氧-氮硬掩模中，氮化硅层采用反应性离子刻蚀(Reactive Ion Etch，RIE)方法刻蚀，氧化物，如氧化铝采用反应性离子刻蚀(Reactive Ion Etch，RIE)方法刻蚀。

本发明采用氮-氧-氮硬掩模，特别是氮化硅、氧化铝、氮化硅的硬掩模，由于在同样的SAC刻蚀过程中，具有氧化硅对氧化铝的选择性高于氧化硅对氮化硅的选择性的特点，因此，在SAC刻蚀之后可以保留更多的氮化硅间隔层肩部，避免位线与SAC孔中的多晶硅之间的桥接问题，从而提高SAC刻蚀的工艺容许度。

附图说明