[发明专利]双镶嵌结构及其制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种双镶嵌结构及其制造方法。

背景技术

双镶嵌工艺是在半导体器件日益缩小后段互连使用金属铜的情况下发展起来的。不同于铝制程，铜制程是在介质层上刻蚀出通孔和沟槽后，用沉积的方法填充金属铜到通孔和沟槽。专利申请号为02106882.8的中国专利公开了一种双镶嵌制程，其工艺有先形成通孔后形成沟槽和先形成沟槽后形成通孔两种情况。其双镶嵌工艺如图1A所示，在衬底100上有介质层115和形成于该介质层115中的金属图案层105。金属图案层105中可以是铝或铜。在该介质层115和金属图案层105上形成一刻蚀停止层110，在刻蚀停止层110上沉积金属间介质层120，并通过微影(Photolithography)制程和刻蚀制程(Etch process)在其上形成通孔145和沟槽175。打开通孔下的刻蚀停止层110，沉积金属阻挡层(metal barrier)130于该通孔145和沟槽175，然后在其上沉积金属种子层和互连金属层135并填满所述通孔145和沟槽175。用化学机械研磨去除多余的铜。

现有技术中还有的在形成双镶嵌结构工艺过程中在金属间介质层上引入一覆盖层的做法。如图1B所示，在衬底100上的介质层115和金属图案层105上沉积刻蚀停止层110，然后在该刻蚀停止层110上沉积金属间介质层120。所不同的是，在金属间介质层120上沉积一层覆盖层125。然后在所述的金属间介质层120和覆盖层125上旋涂光致抗蚀剂(Photoresist)曝光显影并刻蚀形成通孔145和沟槽175，通过刻蚀打开通孔下的刻蚀停止层110使其露出金属图案层105，同时金属间介质层120上的覆盖层125也被刻蚀掉直至露出金属间介质层120。其后，依次填充金属阻挡层130和金属种子层和互连金属层135并用化学机械研磨去除多余的铜。最后形成如图1A所示的双镶嵌结构。

现有技术双镶嵌结构的制作中，金属间介质层120选用低介电常数材料以减小其寄生电容与金属铜电阻的电阻电容(RC)延迟，比起传统的金属间介电材料如氧化硅，其硬度与介电常数都要小，很容易在制程过程中受到损伤。现有技术的双镶嵌工艺过程中，在沉积金属互连层后，需要对沉积的铜进行机械研磨，以除去多余的铜，很容易使金属间介质层材料造成损伤，也很容易在其表面形成金属残留，研磨液残留和研磨液向金属间介质层渗透等。由于低介电常数材料一般是疏水性物质，残留其上的缺陷很难用清洗的方法去除，造成器件电性失败就在所难免。对于没有覆盖层的制程，在刻蚀完通孔或沟槽后需要用含氧的等离子体灰化除去光致抗蚀剂，等离子体轰击易对光致抗蚀剂底层的金属间介质层表面造成损伤并改变其介电常数。

发明内容

因此，本发明的目的在于提供一种双镶嵌结构及其制造方法，以解决现有技术中化学机械研磨对硬度较小介电常数较低的金属间介质层造成损伤的问题、现有技术中化学机械研磨后金属间介质层上残留等缺陷难以清洗的问题以及现有技术中光致抗蚀剂去除过程中，氧等离子体对金属间介质层表面损伤的问题。

为达到上述目的，本发明提供一种双镶嵌结构，包括：

衬底；衬底上形成的介质层及形成于介质层中的金属图案层；

形成于所述介质层和金属图案层上的刻蚀停止层；在所述刻蚀停止层上形成的至少一层金属间介质层；

在所述金属间介质层上形成的通孔和沟槽；在所述通孔和沟槽中填充有金属层；

在所述沟槽之间的金属间介质层上形成有掩埋覆盖层。

所述的掩埋覆盖层厚度为100埃～300埃。

所述的掩埋覆盖层为TEOS，氮化硅，碳化硅中的一种。

所述的刻蚀停止层厚度为300埃～900埃。

所述的刻蚀停止层可以是一层或多层。

所述的刻蚀停止层材料包括氧化硅、碳化硅(SiC)、氮化硅(SiN)、碳硅氧化合物(SiCO)、碳氮硅化合物(SiCN)中的一种或其组合。

所述的金属间介质层为氟硅玻璃(FSG)、磷硅玻璃(PSG)、硼硅玻璃(BSG)、硼磷硅玻璃(BPSG)、氧化硅、氮化硅(SiN)、碳化硅(SiC)、SiOC中的一种或其组合。

所述金属层包括金属阻挡层，金属种子层，互连金属层。

所述的金属阻挡层包括钛(Ti)、钨(W)、钽(Ta)、钼(Mo)、钴(Co)、铂(Pt)、钛钨(TiW)、氮化钛(TiN)、氮化钽(TaN)中的一种或其组合。

所述的互连金属层为铜或铝。

相应的，本发明提供一种双镶嵌结构的制造方法，包括如下步骤：