[发明专利]半导体存储器件及其制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种动态随机存储器及其制造方法。

背景技术

动态随机存储器(Dynamic Random Access Memory)是现在最重要的记忆存储元件之一，由于它功能高却制造成本低廉，被广泛应用于电脑、通讯、家电等领域。一个动态存储器存储单元一般包括一个作为存储数据的存储源的电容和一个用来控制对电容中数据存取的开关及通道晶体管。而现有技术中多采用平面型晶体管与堆叠式电容。图1A是现有技术中的一种平面型晶体管与堆叠式电容组成的动态随机存储器存储单元剖面图。如图1A所示，衬底100上形成源极101和漏极102，在源极101和漏极102之间的衬底上形成由栅氧化层103、多晶硅层104、金属硅化物105组成的栅极结构。侧墙111保护栅极。极板108和极板110及介质层109组成一个存储电容，通过接触孔107中的金属将源极101和电容极板108连接在一起。晶体管的漏极102通过接触孔与位线相连。晶体管和存储电容共同组成一个存储单元，该平面型的晶体管动态随机存储器一个存储单元占有芯片的面积为8F2或6F2，其中F是制程的特征尺寸，即字线宽度。若欲增加存储密度，可以减小器件特征尺寸。但是关键尺寸的减小受光刻分辨率的限制，而且关键尺寸减小特别是90nm以下时，平面型晶体管产生短沟道效应，使栅极的控制作用减弱甚至消失。亚阈值摆动(sub-threshold swing)也较大。

专利号为分别为US6355520B1的美国专利提出了一种垂直环栅晶体管与堆叠于其上的存储电容形成的堆栈式存储单元。如图1B所述，衬底100上形成有掩埋位线112，通过掺杂形成的导电沟道116，在116周围形成有氧化层113a，其与多晶硅层113，金属硅化物114一起组成栅极。在栅极上形成覆盖层115，在栅极旁边形成侧墙117以保护栅极。金属层118及120形成电容两个极板，介质层119夹在两层金属之间共同形成存储电容。其中118通过接触窗121与沟道116上侧的源极相连，在沟道116下侧的漏极与掩埋的位线112相连。该种垂直环栅晶体管与存储电容形成的堆栈式存储单元制造工艺复杂，且无法与外围的控制电路中的平面型晶体管整合制造。

发明内容

因此，本发明的目的在于提供一种半导体存储器件及其制造方法以解决现有技术中环栅晶体管动态随机存储器制造工艺复杂且不能与平面晶体管外围电路工艺整合的问题。

为达到上述目的，本发明提供的一种半导体存储器件，包括复数个存储单元，所述存储单元包括：

在半导体衬底中形成的垂直环栅晶体管；和

形成于所述垂直环栅晶体管下方的沟槽电容。

所述垂直环栅晶体管包括形成于垂直柱形硅岛中的源极、导电沟道、漏极，形成于所述柱形硅岛侧面的绝缘层及所述绝缘层外侧的第一导电层；

所述沟槽电容包括第二导电层、所述第二导电层外侧的介质层及所述介质层外侧的第三导电层；

所述第二导电层与垂直环栅晶体管的源极电连接。

所述绝缘层为氧化硅(SiO2)，氮氧硅化合物(SiON)及其它高介电常数氧化物。

所述硅岛深度为0.07～0.3微米。

所述第一导电层为多晶硅。

所述第一导电层高度低于硅岛的高度。

所述第二导电层材料为多晶硅，氮化钛(TiN)，氮化钽(TaN)或其他金属材料。

所述介质层是二氧化硅(SiO2)，氮化硅(SiN)，氮氧硅化合物(SiNO)及其它的高介电常数绝缘材料。

所述第三导电层为多晶硅。

所述第三导电层的高度低于介质层的高度。

所述复数个存储单元的垂直环栅晶体管第一导电层在行向或列向形成字线。

所述复数个存储单元的垂直环栅晶体管漏极在列向或行向由位线电连接。

所述复数个存储单元的沟槽电容由第三导电层电连接。

所述沟槽电容下方有绝缘介质膜。

所述绝缘介质膜为氧化硅。

所述复数个存储单元的垂直环栅晶体管漏极通过接触孔中的金属导线与位线相连。

所述的接触孔内壁有氮化硅层。

相应的，本发明提供一种半导体存储器件的制造方法，包括以下步骤：

a，提供一半导体衬底，在所述衬底中形成一掺杂层；

b，在所述掺杂层中形成作为垂直环栅晶体管沟道的柱状硅岛阵列；

c，在所述硅岛阵列间的沟槽底部的衬底中形成沟槽电容；

d，在所述柱状硅岛下方形成源极；

e，在所述柱状硅岛侧面形成栅极及与栅极相连的字线；