[发明专利]一种制作低介电常数层的新方法及其应用

说明书

技术领域

本发明涉及半导体制造过程中制作低介电常数的材料的方法，特别涉及利用离子注入方法制作低介电常数的材料的方法。

背景技术

由于集成电路越来越复杂，器件的尺寸也越来越小，这样随着导线间的距离的缩减，两导线间的电容也随之增加。

以电容公式说明：

C＝k×e₀×A/d

k：材料介电常数    e₀：真空介电常数

A：面积            d：两导体间距离

当两导体间的距离d越来越小，电容C变得越来越大，特别是集成电路的线宽到了0.18um以下后，集成电路制造过程后段的互连过程中产生的RC延迟问题显得越来越突出，成为制约集成电路速度的瓶颈。

而解决这个问题的一个有效方法是采用低介电常数的夹层材料。

由上述公式可见，k值的降低可以有效地降低电容C的值。

但是，低k值的薄膜材料通常硬度很低而且导热性比较差，使得制作低k值材料的方法与现有工艺的结合比较困难。

特别是在半导体后端互连工艺中，金属与低电介质常数层的工艺整合问题，特别是Cu与低介电常数层的工艺整合问题，已经成为世界性难题。

目前，获得低介电常数的方法通常有以下几类：

用化学气相淀积法(CVD)和掺杂制作低介电常数的无机材料。但该种方法制成的材料的介电常数变化有限。

低k值的有机材料的制作则是利用溶剂挥发制作孔隙薄膜和移除薄膜内掺混物而制得孔隙薄膜。但所得的薄膜的孔隙体积比率、直径、分布将随反应条件、溶剂种类有差异。而且薄膜内孔对表面粘着及耐热处理性能就越差。

此外，还有以下这几种方法。

在半导体晶片上沉淀掺碳的硅氧化物膜，然后用紫外能量的光能来校正沉淀的膜来制作低介电常数的材料。

利用非溶剂式高压条件将气体压缩成致密流体或超临界流体而渗入表面然后快速释放而在薄膜表面形成孔洞的方法来制作低介电常数的孔隙薄膜。

将金属离子掺入绝缘层以降低介电常数而制作低介电常数的方法。

上述三种方法，工艺过程复杂，而且与现有的半导体工艺的整合度差，因而制作成本高昂，并且随器件尺寸缩小，制作困难增加。

发明内容

为了解决上述的RC延迟问题以及现有制作低介电常数材料的方法面临的工艺复杂、成本高昂与现有后端工艺难以整合等诸多问题，本发明提供了一种利用离子注入工艺形成小空腔的方法来制作低介电常数的绝缘层。

发明人意识到惰性气体与晶体不易相溶，通常少于1ppm，因而当进行过量注入时，就会导致材料中产生小泡沫。而绝缘层中含有小空腔后材料的介电常数将能够大大降低。

这样如果利用上述方法在硅中制造一些小空腔，就能够形成低介电常数的绝缘层，就可以在半导体生产中制造可用的低介电常数的绝缘层。而且由于惰性气体形成空腔的温度较低，因而可以很好地与现有工艺结合。

根据上述原理，本发明提出了以下方法：

利用现有工艺制作完成所有结构后，进行化学清洗、烘焙，之后加入离子注入工艺对需要达到低介电常数的结构部分进行离子注入，在器件的绝缘层中注入过量的惰性气体，然后进行退火工艺。

所采用的离子是各种惰性气体，比如使用氦离子注入。

通过控制离子注入过程的离子注入剂量、注入温度以及退火过程中的退火温度可以有效控制所形成的小空腔的密度、深度，从而达到控制材料k值的目的。

通常使用的注入温度在293K～500K，注入的离子采用氦离子，剂量为10¹⁵～10¹⁷cm^-2，注入的离子能量为20keV～200keV，退火温度为700K～1300K时；可以使小空腔的密度达到10×10¹⁵～2.5×10¹⁶cm³，小空腔的直径1nm左右。

这样含有空腔的硅的介电常数k值能够降到2.5以下。

由于所有制作小空腔的步骤都可以在所有结构完成后进行，也就是说，当利用离子注入制作小空腔时，低电介质常数的结构已经完成。所以，通常的低k值材料的薄膜硬度很低、导热性比较低等特性带来的结构制造上的问题都不再存在；从而解决了低介电常数的材料在小器件上的应用上的问题，从而大大改善集成电路的性能。