[发明专利]用于高压制程的器件隔离结构及其制作方法无效
申请号: | 200610029248.6 | 申请日: | 2006-07-21 |
公开(公告)号: | CN101110423A | 公开(公告)日: | 2008-01-23 |
发明(设计)人: | 钱文生;陈晓波;伍宏 | 申请(专利权)人: | 上海华虹NEC电子有限公司 |
主分类号: | H01L27/04 | 分类号: | H01L27/04;H01L21/822;H01L21/762 |
代理公司: | 上海浦一知识产权代理有限公司 | 代理人: | 顾继光 |
地址: | 201206上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 压制 器件 隔离 结构 及其 制作方法 | ||
1.一种用于高压制程的器件隔离结构,其特征在于:包括具有低压区域和高压区域的半导体硅衬底,通过光刻打开低压区域并且在低压区域形成STI隔离结构,通过光刻打开高压区域并且在高压区域形成LOCOS隔离结构。
2.根据权利要求1所述的用于高压制程的器件隔离结构,其特征在于:所述LOCOS隔离结构高出半导体衬底平面的二氧化硅研磨平整。
3.一种如权利要求1所述的器件隔离结构的制作方法,其特征在于:包括如下步骤:
首先,在半导体衬底上,通过光刻在低压区域利用标准STI工艺制作STI隔离结构;
然后,通过光刻打开高压区域,在保持低压区域不受影响的前提下,在高压区域利用标准LOCOS制作工艺制作隔离结构。
4.一种如权利要求1或2中任何一项所述的器件隔离结构的制作方法,其特征在于,包括如下步骤:
首先,在半导体衬底上,通过光刻在高压区域利用标准LOCOS工艺制作LOCOS隔离结构;
利用CMP工艺,将高压隔离LOCOS区域高出硅衬底平面的二氧化硅稍许研磨平整;
通过光刻打开低压区域,在保持高压区域不受影响的前提下,在低压区域利用标准STI工艺制作STI隔离结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200610029248.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的