[发明专利]半导体隔离结构及其形成方法

说明书

技术领域

本发明涉及半导体制程技术领域，特别涉及一种半导体隔离结构及其形成方法。

背景技术

半导体集成电路通常包含有源区和位于有源区之间的隔离区，这些隔离区在制造有源器件之前形成。现有技术中形成隔离区域的方法主要有局部氧化隔离工艺(LOCOS)或浅沟槽隔离工艺(STI)。LOCOS工艺是在晶片表面淀积一层氮化硅，然后再进行刻蚀，对部分凹进区域进行氧化生长氧化硅。有源器件在氮化硅所确定的区域生成。但是，局部氧化隔离存在氮化硅边缘生长的“鸟嘴”(bird’s beak)现象，如图1所示，这是由于在氧化的过程中氮化硅和硅之间的热膨胀性能不同造成的。这个“鸟嘴”占用了实际的空间，增大了电路的体积。局部氧化隔离技术在氧化过程中还会对晶片产生应力破坏。因此LOCOS工艺只适用于大尺寸器件的设计和制造。

随着半导体工艺进入深亚微米时代，0.18μm以下的器件例如MOS电路的有源区隔离层已大多采用浅沟槽隔离工艺(STI)来制作。浅沟槽隔离工艺是在MOS电路中解决局部氧化隔离造成的“鸟嘴”问题的有效方法。现有的浅沟槽隔离工艺形成的STI结构如图2所示，其工艺方法为：首先，提供含有基底110的晶圆(wafer)100，该基底110一般是硅基底；然后在基底110上喷涂光刻胶，并通过曝光、显影等工艺形成所需的光刻胶开口，之后在光刻胶开口处刻蚀形成隔离沟槽112；然后在隔离沟槽112中填入介电材料，例如氧化硅或其它氧化物，而将相邻的二个有源区116隔离；最后去除光刻胶，并用化学机械研磨(chemical mechanical polish，CMP)的方法使晶圆100表面平坦化。

在形成隔离沟槽112的过程中，隔离沟槽的侧壁114可能因后续的制程步骤而发生氧化(oxidation)，造成与隔离沟槽112相邻的硅基底的体积膨胀，因而引发相邻的二个有源区116上产生压缩应力(compressive stress)。造成压缩应力的原因为在一局限的空间内产生了体积膨胀。

为解决上述问题，许多于浅沟槽隔离结构中形成氮化物内衬层的方法已被提出。一般而言，这些方法是在沟槽内形成一氮化物内衬层以阻止或降低沟槽在后续填充介电材料的过程中产生氧化并引发应力。例如专利号为5447884的美国专利描述了一种使用薄氮化物内衬层的浅沟槽隔离结构，但是此氮化物内衬层只能阻止后续制程中沟槽侧壁的氧化，其结果是降低了压缩应力，并不能降低氮化物内衬层带有的内应力；而且，由于此内应力会在有源区形成缺陷(defect)或裂缝(cracks)。

申请号为200410055181的中国专利申请提供一种改进的使用氮化物内衬层的浅沟槽隔离结构及其形成方法：首先，提供具有基底310的晶圆300，采用常规的刻蚀技术形成隔离沟槽314并曝露有源区，形成如图3a所示的结构；随后将隔离沟槽314的上部以及底部的尖角施行一圆角化制程，形成如图3b所示的结构；接着，参考图3c所示，将含氮内衬层316以及沟槽填充材料318先后填入该沟槽，含氮内衬层316的材料为氮化硅、氮氧化硅或者氮掺杂的氧化硅等；最后，参考图3d所示，采用化学机械抛光方法去除部分沟槽填充材料318以及有源区上的含氮内衬层316。申请号为200410055181的中国专利申请还提供了形成氧化物内衬层于含氮内衬层下面，以降低氮化物内衬层对于有源区的影响的工艺方法。但是上述方法工艺复杂，制程较多，而且并没有从根本上解决因为引入含氮内衬层所引起的内应力问题；在含氮内衬层下形成氧化物内衬层的工艺方法制程更多，而且同样会产生含氮内衬层和氧化物衬层之间的应力问题。

因此，目前需要一种工艺简单、解决现有技术中浅隔离沟槽侧壁和基体之间存在应力缺陷的形成半导体隔离结构的方法。

发明内容

本发明解决的问题是现有技术的浅沟槽隔离工艺形成的浅沟槽隔离结构会在沟槽侧壁与硅衬底之间产生应力。

为解决上述问题，本发明提供了一种半导体隔离结构的形成方法，包括如下步骤：提供半导体衬底；在半导体衬底上形成多孔绝缘层；在多孔绝缘层上形成绝缘阻挡层；在绝缘阻挡层上形成光刻胶掩膜；图案化光刻胶掩膜，从而在半导体衬底上定义有源区和隔离区；刻蚀与有源区对应的绝缘阻挡层和多孔绝缘层形成隔离沟槽；去除光刻胶；在隔离沟槽内填充单晶硅；平坦化所述单晶硅。

所述的多孔绝缘层为多孔二氧化硅或者多孔氮氧化硅。

所述的多孔绝缘层厚度为500nm至600nm。

所述的多孔绝缘层空隙率为30至60％。