[发明专利]频率合成器及其频率合成方法

说明书

【技术领域】

本发明涉及无线通讯领域，尤其涉及可实现小步进及快速锁定的频率合成器及其频率合成方法。

【背景技术】

随着通信、雷达、宇航和遥控遥测技术的不断发展，对频率源的频率稳定度、频谱纯度、频率范围和输出频率的个数提出越来越高的要求。为了提高频率稳定度，经常采用晶体振荡器等方法来解决，但它不能满足频率个数多的要求，因此，目前大量采用频率合成技术。通过对频率进行加、减、乘、除的运算，可从一个高稳定度和高准确度的标准频率源，产生大量的具有同一稳定度和准确度的不同频率。

频率合成的方法很多，大致可分为直接合成法和间接合成法两种。直接合成法是通过倍频器、分频器、混频器对频率进行加、减、乘、除运算，得到各种所需频率。直接合成法的优点是频率转换时间短，并能产生任意小的频率增量。但它也存在一些不可克服的缺点，用这种方法合成的频率范围将受到限制。更重要的是由于大量的倍频，混频等电路，就要有不少滤波电路，使合成器的设备十分复杂，而且输出端的谐波、噪声及寄生频率难以抑制。而，间接合成法就是利用锁相环路的窄带跟踪特性来得到不同的频率。目前在各种无线电台中使用的频率合成器普遍采用可变数字式锁相环频率合成器，通过CPU控制可获得不同的频点。

频率的划分越精细，则需要振荡器输出频率的步进值越来越小，如400MHz频段的对讲机，已经要求到1.25KHz的步进。而对于整数分频的锁相环来说，更小的步进值，意味着采用更大的分频比，这将会增加锁相环的锁定时间，增加锁相环的相位噪声，而这样将会降低整个电路的指标。

例如需要PLL VCO(锁相环-压控振荡器)频率合成器提供400-420MHz的信号，需要步进值为1.25KHz、2.5KHz、3.75KHz、5KHz。锁相环的本振频率为12.8MHz。

目前常见的设计是通过改变N计数器的取值来实现。

根据公式fc/p/N＝fo/R＝Δf

其中：fc为PLL-VCO频率合成器的振荡输出频率；

p为预分频器的取值；

N为N计数器的取值；

fo为锁相环的本振频率；

R为R计数器的取值；

Δf为步进值。

对于1.25KHz的步进要求。若要获得400MHz的载波频率，则锁相环的R计数器的取值为12800/1.25＝10240；设预分频器的取值为16，则N计数器的取值为400000/16/1.25＝20000；

若要获得400.00125MHz的载波频率，则锁相环的R计数器的取值为12800/1.25＝10240；设预分频器的取值为16，则N计数器的取值为400001.25/16/1.25＝20001。

对于PLL(锁相环)来说，其分频比，即R、N计数器的值越大，其稳定时间越长，相位噪声越大，其锁定时间也越长。因此，现有的技术大部分没有做到1.25KHz的步进值，而仅作到2.5KHz的步进。在2.5KHz的步进时，也是牺牲了锁定时间和相位噪声等指标，或者仅提供5KHz和6.25KHz的步进。

【发明内容】

本发明所要解决的技术问题在于，提供一种频率合成器及其频率合成方法，在不降低其他指标的同时实现较小的步进及快速锁定。

本发明所采用的技术方案为：提供一种频率合成器，包括PLL(锁相环)、环路滤波器及压控振荡器，该PLL包括N计数器、R计数器及相位比较器，所述频率合成器还包括微处理器及VCXO(压控晶体振荡器)，所述VCXO与微处理器及PLL连接，所述微处理器控制所述VCXO的电压值，以微调本振的振荡频率，从而改变频率合成器输出的载波频率。

更具体地，所述微处理器包括D/A转换器，或通过D/A转换器再与VCXO连接。

更具体地，所述频率合成器还包括缓冲放大器，所述缓冲放大器连接于所述压控振荡器的输出端，对压控振荡器输出的信号进行放大处理。

更具体地，所述频率合成器的PLL还包括数据寄存器，所述数据寄存器与微处理器、R计数器及N计数器连接，将微处理器输入的可编程的时钟数据及使能数据暂时寄存到数据寄存器中，并将分频比分配到R计数器及N计数器中。

更具体地，所述频率合成器的PLL还包括锁定检测器和多路复用器，所述锁定检测器通过对相位比较器的输出进行检测，向多路复用器输出PLL是否锁定的信号数据，所述多路复用器将检测到的部分信息传递给微处理器，以便于微处理器进行判断或对其他部分电路进行控制。

更具体地，所述多路复用器传输的信息包括PLL的锁定信息、分频后的频率、计数器数据输出信息。