[发明专利]误码纠错系统及其发送装置、接收装置和误码纠错方法

说明书

技术领域

本发明涉及通信领域，更具体地说，涉及一种误码纠错系统及其发送装置、接收装置和误码纠错方法。

背景技术

为了确保以太网运行的成本效益，万兆位以太网标准引入了新的64b/66b编码，使传输速率接近10Gbps(bits per second，比特每秒)。对于10Gbps传输速率而言，64B/66B编码中只有3.125％用于非传输数据的消耗，并且能够在不影响传输的时间内完成编码处理。这种编码方法已经被IEEE 802.3 10Gbps标准所采纳。

和8b/10b编码将8比特数据映射为预定义的10比特编码不同，64b/66b编码采用扰码的方法。每个64比特的数据在自同步扰码器中进行扰码处理(扰码多项式为x⁵⁸+x³⁹+1)；然后，将两比特导码添加到经过扰码处理的码字。如果码字只包含数据字节，那么导码为“01”；如果码字既包含了数据字节也包含了控制字节，那么导码为“10”(如图1所示)。导码“00”和“11”被视为无效码字，该数据包无效。

尽管64b/66b编码是一种高效编码机制，并且已经成为高速框间互连、芯片互连和背板互连的一种强力的编码候选者。但是，64b/66b的扰码装置带来一个不可忽略的问题，就是误码传播问题。当链路发生某比特误码时，这个误码会影响后续到达的第39位和第59位的解码，导致这两比特也将产生误码，即误码传播(error propagation)。

另外，由于单个链路的通信速率越来越高，为了克服通道衰减引起的码间串扰问题，许多芯片采用了复杂的信号处理装置，判决反馈均衡装置(DFE)就是其中之一。判决反馈均衡装置是一种非常有效的克服码间串扰装置，在10Gbps速率范围，判决反馈均衡装置几乎成为一种必选的装置。判决反馈均衡装置的结构如图2所示。判决反馈均衡装置的处理公式为：请统一同一技术特征的名称

V(T₀)＝V_in(T₀)-W₁*D(T_-1)-W₂*D(T_-2)-A-W_N*D(T_-N)。

同样，判决反馈均衡装置其优越的性能背后也存在一个不可忽略的问题，即误码传播问题。判决反馈均衡装置的输出是和前N比特信息是相关的。当前N个比特信息中某比特发生了误码，那么将会影响当前比特的判决反馈均衡结果，也就可能产生当前比特的误判，发生误码。而且，这种误码传播特性很可能会产生连续几个误码。

为了达到现有10Gbps速率下以太网互连的误码率要求，采用传统的优化链路和信号处理技术已经不能够完成这样的要求，需要借助纠错编码技术。现有技术提出了采用CRC(Cycle Redundancy Check，循环冗余校验)16纠错编码装置对64b/66b误码传播进行纠错的方法，其中CRC16的多项式为：x¹⁶+x¹²+x⁵+1。CRC16缓冲器格式为：两个64比特码字作为CRC16纠错编码的信源，纠错编码将产生16比特的CRC16校验码，将8个64比特的CRC校验码组合在一起，组成一个64比特的校验数据。通过在接收端对校验数据进行CRC校验并将CRC校验结果不为零时对比误码表格，该误码表格记录了64b/66b编码传播时出现的各种误码状况。CRC16可以纠正128比特码字内任意一个比特误码，并且可以检测128比特的任意两比特误码情况。例如当CRC校验结果与误码表格中的第i行j列的数据一致时，就表明第i个码字的第j比特产生误码。

然而，该方案只能将一部分64b/66b编码传播时的误码特征数据加入误码表格。如前所述，由于64b/66b扰码装置将将发生在前两个64比特码字的误码传播到后序的64比特码字中，从而后序的一个码字就产生了两比特的误码，CRC16无法纠正该错误。并且这种误码情况通过误码表格是没有办法解决的。对于判决反馈均衡装置产生的误码传播问题，该方案同样无法解决。判决反馈均衡装置产生的连续几比特的误码，再通过64b/66b的误码传播，误码范围将变得更大、更宽，单纯依靠CRC16纠错技术是根本不可能完成这种误码的纠错。

发明内容

本发明要解决的技术问题在于，针对上述CRC16校验无法解决高速传输中的误码传播以及判决均衡产生的误码传播问题，提供一种误码纠错系统及其发送装置、接收装置和误码纠错方法。