[发明专利]场效应晶体管

说明书

技术领域

本发明主要涉及采用适用于800MHz以上高频波段的化合物半导体的场效应晶体管。

背景技术

采用化合物半导体的场效应晶体管主要用于高速大容量无线通信系统等的收发部件，用来放大800MHz以上的高频信号或用于开关。而作为高频放大器所要求的重要特性，有高输出特性，但是，为了在高频波段实现高输出，增大最大漏极电流和高耐压化是有效的。

一般，若想增大最大漏极电流，就要增加搀杂浓度，但耐压降低。这样，增大最大漏极电流和高耐压化是一种折衷的关系，因此人们试图通过在晶体管结构上下工夫，使两者同时提高。

作为一个示例，为了高耐压化，广泛采用增大与栅极形成肖特基结的半导体层(以下称为栅极接触层)的带隙能，增大金属与半导体界面的势垒的方法。为了用3～5族化合物半导体增大带隙能量，往往添加铝(以下称为「Al」)。例如，若为以砷化镓(以下称为「GaAs」)为主要材料的半导体层，则为了不用Al组成而与GaAs晶格匹配，广泛利用AlGaAs层。

此外，近年来，即使在考虑有可能高耐压化且高输出化，正在推进开发的以氮化镓(以下称为「GaN」)为主要材料的半导体层上，AlGaN层往往也用作栅极接触层。

但是，利用AlGaAs和AlGaN作为栅极接触层时的问题是，由于表面耗尽层伸展，使最大漏极电流下降。一般，化合物半导体表面往往与保护绝缘膜形成界面，但是尽管如此，由于存在许多缺陷能级，费米能级的钉扎效应和通过能级的电荷捕获/释放的过渡响应现象，使在直流或1MHz以上的频率范围，表面耗尽层伸展，最大漏极电流受表面的影响而降低。

在GaAs系的晶体管中，即使在GaAs中，表面能级密度与硅相比变为10～100倍，但是在AlGaAs中，即使在体内，DX中心等的缺陷能级大，而且由于在表面上Al容易氧化，即使与GaAs的表面相比，捕获的电子密度变得非常大，表面耗尽层伸展，使最大漏极电流降低。这个现象即使在GaN系的晶体管中考虑也一样。

因此，人们提出不露出AlGaAs层和AlGaN层的结构，作为一个示例，有掩埋栅极结构的场效应晶体管。这种掩埋栅极结构的场效应晶体管，在GaAs基片上用GaAs形成的缓冲层，在该缓冲层上由GaAs形成沟道层。在沟道层上形成由AlGaAs形成的栅极接触层，在该栅极接触层上形成肖特基结的栅极电极。由n-GaAs形成的欧姆接触用的覆盖层和栅极接触层之间设有由GaAs形成的掩埋层。栅极掩埋在它的掩埋层里，与栅极接触层形成肖特基结。通常，为了减小欧姆区的电阻，掩埋层和栅极接触层是n型搀杂层。采用该掩埋栅极结构，可以增大最大漏极电流(例如，参照专利文献1，专利文献2)。

专利文献1：特开2001-185558号公报

专利文献2：特开平11-251575号公报

发明内容

这里，分别准备栅极接触层露出的传统结构和掩埋栅极结构的晶体管，评价栅极-漏极两端子的耐压特性。施加在栅极-漏极之间的电压Vgd设置为1V、10V、20V时，传统结构的栅极漏电流Igd(A/mm)是-3×10^-8、-1.5×10^-6、-2×10^-2。对此，掩埋栅极结构的栅极漏电流Igd(A/mm)，为-1.5×10^-8、-5×10^-4和-7×10^-2。此外，击穿电压值在传统结构为21V，在掩埋栅极结构为31V。这样，掩埋栅极结构在晶体管的击穿电压方面，比栅极不掩埋的结构高，但是晶体管通常工作时，亦即栅极-漏极之间施加的电压为10V、20V时，有栅极漏电流增大的问题。这考虑原因是栅极金属侧壁与掩埋层接触，使漏电路径增大。这样，若栅极漏电流大，则在高频工作时，有栅极电流大量流动，发生栅极电压降的问题。

此外，若测量掩埋层厚度变化时的耐压漏电特性(Igd＝0.1mA/mm的Vdg值)及漏极电流(Vd＝2V)，则栅极漏电流对掩埋层厚度有强烈的依赖关系，掩埋层厚度越薄，漏电流越小。但若掩埋层厚度薄，则表面与流过漏极电流的沟道层之间的距离缩短，受表面耗尽层的影响，最大漏极电流下降。这样，在人们以前提出的掩埋栅极结构中，难以同时增大最大漏极电流和提高耐压。

本发明的目的是，提供一种在采用对增大最大漏极电流有效的掩埋栅极结构的同时，高耐压、高输出的场效应晶体管。