[发明专利]错误更正码的解码系统

权利要求书

1.一种错误更正码的解码系统，其由一数据通道接收一经由通道编码的编码信号，根据编码信号中的冗余信息以更正所接收的编码信号，该解码系统包括：

一征兆计算及错误值计算装置，接收该编码信号的一字元码，以进行征兆值计算并输出一征兆多项式，且接收一擦除及错误求值多项式及一错误位置，以进行错误值估算并输出一错误值，用于更正该编码信号的字元码；该征兆计算及错误值计算装置由多个由加法器、暂存器及乘法累加器所组成的单元构成，在每个单元中，乘法累加器接收输入的字元码，乘法累加器的输出连接至暂存器，暂存器的输出分别连接至乘法累加器和加法器，第一个单元中的加法器用于接收擦除及错误求值多项式的初值以及本单元中暂存器的输出，并输出至下一单元中的加法器，除第一单元外其余单元中的加法器的输入包括上一单元中加法器的输出和本单元中暂存器的输出；

一键方程式解答装置，接收该征兆多项式以产生一擦除及错误位置多项式及该擦除及错误求值多项式；以及

一搜寻错误位置装置，接收该擦除及错误位置多项式，使用试错法进行搜寻并输出该擦除及错误位置；

在第一个排程前段，所述搜寻错误位置装置读取该擦除及错误位置多项式，用以搜寻擦除及错误位置，所述征兆计算及错误值计算装置读取该擦除及错误求值多项式的相关数据，计算擦除及错误值；

在第一个排程后段，所述征兆计算及错误值计算装置计算征兆值并输出一征兆多项式。

2.如权利要求1所述的解码系统，其中，还包含一征兆修正装置，耦合至该征兆计算及错误值计算装置，用于修正该征兆多项式，用以让该键方程式解答装置有效地产生一擦除及错误位置多项式及一擦除及错误求值多项式。

3.如权利要求2所述的解码系统，其中，该解码系统是一个具有两个排程的解码系统结构，该键方程式解答装置是在第二个排程中修改征兆值以及解一键方程式。

4.如权利要求1所述的解码系统，其中，该搜寻错误位置装置的试错法为钱氏搜寻。

5.如权利要求1所述的解码系统，其中，该数据通道为一无线通道或一有线通道。

6.如权利要求1所述的解码系统，其中，该编码信号为一循环码。

7.如权利要求6所述的解码系统，其中，该编码信号为一BCH码或一理德·所罗门码。

8.如权利要求1所述的解码系统，其中，该乘法累加器由有限场的常数乘法器、模2加法器及多路转换器组成，所述常数乘法器的输出和所述多路转换器的输出为模2加法器的输入，当要计算征兆值时，多路转换器的控制信号为高电位，多路转换器输出字元码至所述模2加法器；当要计算擦除及错误值时，该控制信号为低电位，多路转换器输出为零。