[发明专利]多阶式栅极结构及其制备方法

说明书

技术领域

本发明涉及一种多阶式栅极结构及其制备方法，特别是涉及一种通过半导体基板的多层阶梯结构增加晶体管的载流子通道长度的多阶式栅极结构及其制备方法。

背景技术

图1为公知的金属氧化物半导体场效应晶体管10(Metal-Oxide-SemiconductorField Effect Transistor，MOSFET)。该晶体管10主要是由栅极20(由半导体基板12、栅氧化层14及金属导电层16构成)与两个设置于该栅极20两侧的半导体基板12内的掺杂区18(作为晶体管的漏极与源极)构成。另外，该晶体管10还包含设置在该栅极20侧壁的氮化硅间隙壁22，用来电气隔离该栅极20。

虽然图1所示的晶体管10已被广泛地使用于集成电路之中，但是随着半导体技术的集成度不断提高、元件尺寸不断缩小，传统晶体管10的尺寸及载流子通道长度也相对地缩小，导致上述两个掺杂区18与一个设置在该栅极20下方的载流子通道24相互作用而影响该栅极20对该载流子通道24的开关控制能力，亦即导致所谓短通道效应(short channel effect)。

发明内容

本发明之目的是提供一种通过半导体基板多层阶梯结构增加晶体管载流子通道长度的多阶式栅极结构及其制备方法，也可通过控制该多层阶梯结构的各阶梯表面的栅氧化层厚度及各阶梯下方的半导体基板内的掺质浓度与种类调整该多阶式栅极结构的启始电压。

为达成上述目的，本发明提出一种多阶式栅极结构，其包含具有多层阶梯结构的半导体基板、设置于该多层阶梯结构上的栅氧化层以及设置在该栅氧化层上的导电层。较佳地，该多层阶梯结构各阶梯表面的栅氧化层厚度不相同。此外，该多阶式栅极结构还包含多个掺杂浓度不同的掺杂区，设置在该多层阶梯结构下方的半导体基板中。

根据上述目的，本发明提出一种多阶式栅极结构的制备方法，其特征是包含提供半导体基板；形成多层阶梯结构在该半导体基板上，该多层阶梯结构的各阶梯表面的栅氧化层厚度不相同；进行热氧化工艺以形成栅氧化层在该多层阶梯结构上以及进行沉积工艺以形成导电层在该栅氧化层上。形成多层阶梯结构在该半导体基板上包含形成遮罩层在该半导体基板上以覆盖预定区域的半导体基板，再利用该遮罩层为蚀刻遮罩，蚀刻该半导体基板以形成第一凹部。之后，利用沉积及蚀刻工艺以形成第一间隙壁在该第一凹部的侧壁，再利用该遮罩层及该第一间隙壁为蚀刻遮罩，蚀刻该半导体基板以形成第二凹部。

此外，形成多层阶梯结构在该半导体基板上可另外包含进行多次掺杂工艺，将掺质注入该多层阶梯结构下方的半导体基板中，其中该多次掺杂工艺的掺杂剂量及掺质种类可不相同。申言之，该多次掺杂工艺的掺质为含氮掺质，其选自氮离子、氮气离子、氧化亚氮离子及氧化氮离子组成的群，可抑制后续热氧化工艺的反应速率，亦即控制该栅氧化层的厚度。此外，该多次掺杂工艺的掺质是含硼掺质或含磷掺质，可调整该多阶式栅极结构的启始电压。

与公知技术的载流子通道的采用水平结构且其长度仅约略等于该栅极的宽度相比较，本发明多阶式栅极结构的载流子通道采用多层阶梯结构且其整体长度为该多层阶梯结构的宽度(W)及高度(H)的总和，显然比公知技术具有较长的载流子通道长度，可有效解决短通道效应。再者，本发明可通过在该多层阶梯结构的制备过程中进行多次具有不同掺质及掺杂剂量的掺杂工艺，可控制该栅氧化层的厚度及该多阶式栅极结构的启始电压(V_th)，进而控制晶体管的效能。

附图说明

图1为公知的金属氧化物半导体场效应晶体管；

图2至图8为本发明多阶式栅极结构的制备方法；以及

图9至图12为本发明另一实施例的多层阶梯结构的制备方法。

主要元件标记说明

10     晶体管                    12     半导体基板

14     栅氧化层                  16     导电层

18     掺杂区                    20     栅极

22     间隙壁                    24     载流子通道

30     多阶式栅极结构            32     半导体基板

34     屏蔽层                    34′   屏蔽层

36A    第一凹部                  38A    掺杂区