[发明专利]一种沟渠步阶通道单元晶体管及其制造方法

说明书

技术领域

本发明涉及一种沟渠步阶通道(Trench Step Channel；简称TSC)单元晶体管及其制造方法，特别是涉及一种具有选择性成长的步阶硅晶层的沟渠步阶通道(TSC)单元晶体管及其制造方法。

背景技术

十九世纪的工业革命，主要是以机器节省人力，在二十世纪计算机进一步解决了更为庞大的人力需求。1947年萧克来(W.Schockley)等人发明晶体管取代真空管放大器，开启了微电子工业的发展，二十世纪末期，电子技术微小化的发展，大幅度地缩小了电子设备的体积，随着半导体电路的集成度提高，半导体元件的尺寸也必须随着缩小。如今，电子材料与工艺已进入纳米尺寸的时代，对于效能的要求标准亦愈来愈高。

其中，针对半导体元件的尺寸因缩小而导致电流通道长度减少所生的短通道效应(Short Channel Effect)，有人以凹陷通道阵列晶体管(RecessChannel Array Transistor)或是步阶晶体管阵列(Step Transistor Array)的方式增加电流通道的长度，但是在制造具有深沟渠电容的元件结构时，此法的缺点为将导致电流可能因为埋入式带状(Buried Strap)电极的扩散作用造成穿透现象(punch through)而产生漏电。

Lim，S.-H.等人曾对于各项同性与各向异性选择性外延生长法的生成速率与温度做过相关研究(请参阅Isotropic/anisotropic selective epitaxialgrowth of Si and SiGe on LOCOS patterned Si(100)substrate by cold walltype UHV-CVD一文，出自Microprocesses and Nanotechnology conference，2002.Digest of Papers.Microprocesses and Nanotechnology 2002.2002International 6-8 Nov.2002 Page(s)：74-75)，发现当操作温度在600℃时，各向异性选择外延生长已相当接近于单一方向外延生长；而在650℃时，可以达到完全选择性的单一方向外延生长，但却无人将此法用于晶体管的通道工艺中。

综上所述，如何同时增加晶体管的通道长度与降低贯穿现象的漏电，正是所属技术领域的技术人员在工艺整合上所面临的重要课题。

发明内容

基于上述问题，本发明之一目的在于提供一种沟渠步阶通道(TSC)单元晶体管，以增加晶体管的通道长度与降低贯穿现象的漏电发生的机率。

本发明提出一种沟渠步阶通道单元晶体管的制造方法，首先提供具有沟渠电容结构以及与该沟渠电容结构相邻的有源元件区域的基底。接着，利用沉积各向异性步阶硅晶层以选择性外延生长法形成单一方向的硅晶层于该有源元件区域上。

依照本发明的一较佳实施例，上述沟渠步阶通道单元晶体管的制造方法，其中利用沉积各向异性步阶硅晶层以选择性外延生长法形成单一方向的硅晶层于该有源元件区域上之前，沉积第一牺牲氧化层于该基底的该有源元件区域，图样化该牺牲氧化层，以暴露该有源元件区域的第一预定区域，并覆盖该有源元件区域的第二预定区域，选择性成长的步阶硅晶层于该第一预定区域上。

依照本发明的一较佳实施例，上述沟渠步阶通道单元晶体管的制造方法，其中形成选择性成长的步阶硅晶层之后，除去该第二预定区域的第一牺牲氧化层。

依照本发明的一较佳实施例，上述沟渠步阶通道单元晶体管的制造方法，其中除去该第二预定区域的部分的第一牺牲氧化层之后，沉积第二牺牲氧化层于该具沟渠电容结构的基底上，植入离子于该基底，再除去该第二牺牲氧化层。

依照本发明的一较佳实施例，上述沟渠步阶通道单元晶体管的制造方法，其中除去该第二牺牲氧化层之后，沉积栅极绝缘层于该基底之上，且形成栅极电极于该栅极氧化层上，并覆盖部分该有源元件区域与部分步阶硅晶层。

依照本发明的一较佳实施例，上述沟渠步阶通道单元晶体管的制造方法，其中该第一牺牲氧化层的厚度约为40至50埃。

依照本发明的一较佳实施例，上述沟渠步阶通道单元晶体管的制造方法，其中形成该栅极电极的材质包含多晶硅、硅化钨、以及氮化硅。