[发明专利]一种减少前导检测中系统内存用量的电路及方法

说明书

技术领域

本发明涉及一种移动通信信号处理电路及其方法，具体涉及的是一种WCDMA物理随机接入信道(PRACH)前导检测中，减少系统内存RAM用量的硬件电路及方法。

背景技术

在WCDMA系统中，当用户发起通话或其他业务时，需要先向基站发送物理随机接入信道，此信道由前导(preamble)和消息(message)组成，WCDMA中有16个不同的前导，用户可以随机使用任何一个可用的前导。基站需要先搜索前导，判断是否有用户发起请求，然后给用户发送反馈信息，通知用户是否允许其接入。

WCDMA系统中，码片(chip)速率为3.84MHz，即一个码片内无线电波可传送的距离为78.125米。如果无线电波传送的距离为10公里，则这段距离可以称为128码片。

现有技术前导检测的示意图如附图1所示，对距离小区天线不同距离上的前导检测一般称为对小区的不同相位检测。由于芯片内前导相关器的长度有限，一次相干累加一般需要多次迭代才能完成。非相干累加是对多个相干累加结果的能量进行累加。相邻两个相位的距离间隔称为前导检测的精度，一个小区进行前导检测的相位数量和检测精度之乘积称为此小区的前导搜索窗宽。

由于用户可能处于一个蜂窝小区内的任何位置上，即在小区内的相位是任意的，因此对于16个前导中每个可用的前导，基站需要对小区内的所有相位进行搜索。在对某个相位进行前导搜索时，为提高灵敏度，一般需要对本相位检测时的相关结果进行相干累加和非相干累加，因此需要使用存储器保存各个相位的相干累加和非相干累加的结果。

由于用户可能处于移动状态，会引起多普勒频率偏移，基站在前导检测时，为抵抗这种衰落，一般会同时使用多种频率偏移补偿来提高前导检测的性能，如果一个小区同时使用4种频率偏移补偿来进行前导检测，则前导的搜索量会翻两番。

如附图2所示，一种常见的接入信道前导检测电路结构一般为：天线采样数据和前导相关码在相关器内进行相关，如果有频率偏移补偿处理，相关结果会送给频率偏移补偿模块，否则相关结果直接送给相干累加模块，一次相干累加一般需要多次迭代来完成，相干累加结果会存放于相干累加系统内存RAM(Random Access Memory)中，相干累加完成后，相干累加结果送给求复数能量模块，求完复数能量后，数据送给非相干累加模块，非相干累加的结果存放在非相干累加RAM中，非相干累加结束后送给其他模块进行处理。以下将送给相干累加模块的数据称为前导签名相关结果，由于此结果为复数数据，因此为I/Q两路数据。为减少其它模块的运算量，一般会在相干累加模块前或相干累加模块后插入哈达码变换模块。

中国专利号CN01113042的附图3、专利CN02111839的附图1均是与现有技术附图2类似的电路结构。

如果一个小区内16个前导都可用，搜索窗宽为1024码片，每半个码片搜索一次，则在此小区内需要搜索16*1024*2＝32768次。如果此小区使用两个天线，则搜索量需要翻倍达到65536次。如果此小区使用4种频率偏移补偿来进行前导检测，则搜索量将达到262144次。如果相干累加结果的I/Q路数据各用16比特保存，非相干累加结果用16比特保存，则相干累加RAM和非相干累加RAM的用量分别需要8M和4M比特(这里1M＝1048576)。如果用一个芯片来实现上述功能，仅此两个模块的RAM用量就将达到12M，这就需要占用非常大的芯片面积，如果用0.13um工艺实现，仅此两个模块RAM的面积就要超过100平方毫米，这就造成芯片的成本较高。

而且如果RAM用量很大，在进行FPGA原型验证时，很难找到合适的单片FPGA一次性容纳整个设计，并且大容量的FPGA价格非常昂贵。

因此，现有技术存在缺陷，而有待于改进和发展。

发明内容

本发明的目的在于提供一种减少前导检测中系统内存用量的电路及方法，克服前导检测已有技术中RAM用量大、成本高的缺点，提出一种可以大幅减少RAM用量，又能保持前导检测性能的电路和方法。

本发明的技术方案包括：

一种减少前导检测中系统内存用量的电路，用于替代前导检测电路中的相干累加部分，其中，其包括

第一求复数能量模块，第一缓存器，相位生成模块，极值搜索及排序模块，第二缓存器，相干/非相干累加系统内存读写控制模块，首次迭代控制模块，2选1模块，相干累加系统内存，相干累加模块，以及，第二求复数能量模块。