[发明专利]数据恢复装置与方法

说明书

技术领域

本发明有关于一种数据恢复装置与方法，且特别是有关于一种三倍四分之一步距取样(three quarter steps oversampling)的数据恢复装置与方法。

背景技术

电子电路一直朝着高速化与小型化的方向而蓬勃发展。在高速的数据传送速度下，如何正确地传送数据成为一个值得研究的课题。以平面显示器为例，随着平面显示器尺寸不断地增加，显示器所提供的色彩浓度与分辨率也不断地提升。分辨率SVGA(800×600像素)和XGA(1024×768像素)已是平面显示器最基本的要求。分辨率不断地提升，同时也意味着数据传输量与数据传送速度的提升。尤其以位于平面显示系统里，直接连接显示卡到液晶显示时钟控制器之间的数据传送遇到的瓶颈最为明显。

图1说明典型平面显示器中时序控制器与显示卡之间的数据传输接口。请参照图1，传送端(在此为显示卡110)通过低压差动信号(low-voltagedifferential signaling，以下简称LVDS)接口传送28位宽的图像信号给接收端(在此为平面显示器中的时序控制器140)。LVDS接口包含LVDS传送单元120与LVDS接收单元130。LVDS传送单元120利用4个多工器MUX将显示卡110所输出的28位宽的图像信号转换成4位宽7位深的LVDS数据，并以差动信号的形式传送给LVDS接收单元130。在LVDS接口标准中，传送端120还通过锁相回路PLL额外地传送一组时钟信号对给接收端。因此，接收端130的数据恢复电路DRC便可使用该时钟而恢复其他数据，并且将这些数据从4位宽转换成28位宽。图2A～图2C是说明三倍取样(three timesoversampling)的操作时序。传统时钟与数据恢复电路(clock and datarecoVery circuit)大多使用三倍取样结构来恢复输入信号，以防止因时钟与数据之间偏移(skew)所造成的错误，进而正确地恢复所输入的数据。

图3说明图1的接收端130中，时钟与数据恢复电路的传统结构。请同时参照图3与图2A，该时钟与数据恢复电路包含输入缓冲器205和210、数据取样器215、锁相回路220、同步器225、相位检测器230、投票器235、数字低通滤波器240与相位选择器245。首先，输入缓冲器205、210分别将LVDS类型的输入数据串Din+、Din-与输入时钟CLKin+、CLKin-转换为全幅信号(full swing signal)以传送给数据取样器215与锁相回路220。锁相回路220锁住该全幅类型的输入时钟，并提供21个不同相位的取样时钟给数据取样器215。由于使用了这21个不同相位的取样时钟，数据取样器215即会在位数据d0-d6中的每一个步距取样三次而形成21位宽的数据串。然后，同步器225将数据取样器215所输出的取样数据同步化。

通过比较每一个步距(例如图2A中的d0)的三次取样数据，相位检测器230可以检测出该输入数据串是否领先或落后输入时钟。依照对位数据d0-d6的检测结果，相位检测器230对应地输出7组信号对(每一信号对包含“上”位与“下”位)。例如，当取样时钟相位落后输入数据串(data stream)时，如图2B所示，相位检测器230检测出输入数据串每一个步距(例如d0)中第三取样结果不同于第一与第二取样结果，则相位检测器230于对应的信号对中输出“上”信号给投票器235。反之，当取样时钟相位领先输入数据串时，如图2C所示，相位检测器230检测出输入数据串的每一个步距(例如d0)中第一取样结果不同于第二与第三取样结果，则相位检测器230于对应的信号对中输出“下”信号给投票器235。

投票器235相位检测器230依据所输出7组信号对的“上”信号与“下”信号的数量而输出真实“上”、“下”信号给相位选择器245。例如，在一个时钟周期中，若投票器235接收的7组信号对中有一个“上”信号与三个“下”信号，则投票器235输出真实“下”信号给相位选择器245。