[发明专利]非挥发性记忆胞结构以及操作方法

说明书

技术领域

本发明是有关于一种非挥发性记忆胞阵列结构以及其操作方法，且特别是有关于一种混合型非挥发性记忆胞阵列结构以及其操作方法。 

背景技术

非挥发性记忆体中的可电抹除可程式唯读记忆体(ElectricallyErasable Programmable Read Only Memory，EEPROM)具有可进行多次资料的存入、读取、抹除等动作，且存入的资料在断电后也不会消失的优点，所以已成为个人电脑和电子设备所广泛采用的一种记忆体元件。 

典型的可电抹除且可程式唯读记忆体系以掺杂的多晶硅制作浮置闸极(Floating Gate)与控制闸极(Control Gate)。当记忆体进行程式化(Program)时，注入浮置闸极的电子会均匀分布于整个多晶硅浮置闸极层之中。然而，当多晶硅浮置闸极层下方的穿隧氧化层有缺陷存在时，就容易造成元件的漏电流，影响元件的可靠度。 

因此，为了解决可电抹除可程式唯读记忆体元件漏电流的问题，目前习知的一种方法是采用一电荷陷入层取代多晶硅浮置闸极，此电荷陷入层的材质例如是氮化硅。这种氮化硅电荷陷入层上下通常各有一层氧化硅，而形成一种包含氧化硅/氮化硅/氧化硅(ONO)复合介电层在内的堆叠式(Stacked)闸极结构，具有此堆叠式闸极结构的EEPROM通称为氮化硅唯读记忆体。 

然而，习知的非挥发性记忆体元件会在闸极结构形成之后，于基底中进行掺杂，以形成源极区与汲极区，除了在制程上多了一道掺杂的制程之外，也增加了制造成本。且在四倍特征尺寸F(feature size)平方(4F²)区域中，只提供两个载子储存位置。 

因此，如何提高单位非挥发性记忆体元件的载子储存密度以及降低制造成本，成为目前所重视的议题。 

发明内容

依据本发明提供一实施例的目的就是在提供一种非挥发性记忆胞(称其为空乏型记忆胞)，以氧化硅/氮化硅/氧化硅层(oxide/nitride/oxide，ONO)中的氮化硅层做为载子捕捉元件，并且在基底中以相对较薄的掺杂区做为源极/汲极区，经由外加于闸极结构、源极/汲极区上的电压直接控制闸极结构下方的通道开关，以操作非挥发性记忆胞，因此可以降低制造成本。此外，利用本发明的非挥发性记忆胞，在每一四倍特征尺寸平方的区域中，可以提供至少两个载子储存位置。

依据本发明提供一实施例的再一目的是提供一种混合型非挥发性记忆胞阵列，每一单位记忆胞中具有一空乏型记忆胞以及一加强型记忆胞，因此可以提供高密度的载子储存位置，使每一四倍特征尺寸平方的区域中，可以提供至少四个载子储存位置。与习知的氮化硅唯读记忆体相比，此本发明的混合型非挥发性记忆胞阵列不需要埋入式扩散氧化层(Buried Diffusion Oxide)及且在闸极底部的氧化硅/氮化硅/氧化硅层则全部留下。 

依据本发明提供一实施例的又一目的是提供一种混合型记忆胞阵列的操作方法，可以于记忆胞的闸极结构上外加一电压以及于记忆胞的掺杂区外加一偏压而控制此混合型非挥发性记忆胞阵列的一记忆胞之中的空乏型记忆胞操作。 

本发明提出一种非挥发性记忆胞(于此，称其为空乏型记忆胞)，包括：一基底、一连续掺杂区、一闸极结构。其中，连续掺杂区位于基底中，其中连续掺杂区具有一导电型，且由基底的一上表面向基底的一底部延伸，而该基底的导电型与该连续掺杂区的导电型不同。此外，闸极结构位于基底上，并交叉横跨连续掺杂区，其中闸极结构包括位于基底的连续掺杂区上的一多重载子储存单元以及于多重载子储存单元上的一闸极，并且该多重载子储存单元仅位于该闸极的正下方。此外，多重载子储存单元包括至少两载子储存位置，包括一第一载子储存位置与一第二载子储存位置，第一载子储存位置与第二载子储存位置分别位于多重载子储存单元邻近该连续掺杂区的两侧。