[发明专利]蚀刻高k电解质材料的方法

说明书

技术领域

本发明的实施方式一般地涉及干蚀刻半导体衬底的方法。更具体地， 本发明涉及用含卤气体和还原气体的气体混合物来蚀刻高k电解质材料的 方法。

背景技术

用于形成集成电路的场效应晶体管通常采用沉积在栅极电解质上的多 晶硅栅电极，该栅极电解质使电极与源极区和漏极区之间的沟道分离。在 现有的晶体管结构中，栅极电解质通常由二氧化硅(SiO₂)制造。然而， 随着集成电路晶体管变得越来越小(宽度为100纳米量级)，栅极结构中 电解质材料的厚度已变得小于10埃米。在如此薄的电解质下，电子可从 多晶硅栅电极传透至晶体管沟道中，从而导致晶体管工作不正常或损坏。

电子从栅电极通过栅极氧化物泄漏，这促使研究人员对使用更稳定的 高k电解质材料作为栅极电解质材料进行研究。一种具有高介电常数的十 分稳定的电解质材料是铪氧化物(HfO₂)。但是，大多数高k材料是如此 稳定，以致于使用传统的硅氧化物蚀刻剂很难对即使高k材料的薄层进行 蚀刻，以形成栅极结构而不损坏或蚀刻位于含高k材料的层上方或下方的 其它材料的层。因此，高k材料对栅极结构上的其它材料(例如硅氧化 物、多晶硅和硅)的蚀刻选择性必须很高，以便于保护或钝化上方多晶硅 层的侧壁或下方硅氧化物层的表面。

此外，当含高k材料的层位于硅氧化物层之上时，传统蚀刻工艺中的 氧气也可穿透衬底表面上的硅氧化物层并对硅衬底进行氧化，在蚀刻后的 氢氟酸浸湿清洁处理之后，在下方的硅氧化物层中形成空隙空间(也称为 硅凹陷)。此外，含高k材料的层的未掩蔽部分也许不能被均一地蚀刻， 并通常导致残余的高k材料从含高k材料的层的掩蔽部分延伸至衬底表面 的未掩蔽区域，这也称为高k脚效应(high-k foot)。当衬底表面上残存 多晶硅栅电极材料时，高k脚效应可能很严重。

因此，需要一种高k材料的蚀刻方法，该方法对其它材料具有很高的 选择性并且可对硅凹陷和高k脚问题进行良好地控制。

发明内容

本发明一般地提供用于使用含卤气体和还原气体的化学品来蚀刻高介 电常数材料的装置和方法。在一种实施方式中，等离子体蚀刻具有含高k 材料的层的衬底的方法包括使该层暴露于由具有第一含卤气体而不向蚀刻 室内引入含氧气体的第一处理气体混合物形成的等离子体，然后在不氧化 衬底任一部分的条件下蚀刻该层的至少一部分。此方法还包括用由具有第 二含卤气体和一氧化碳的第二处理气体混合物形成的等离子体来蚀刻该 层。

在另一种实施方式中，等离子体蚀刻具有含高k材料的层的衬底的方 法包括在100瓦特(W)或更小的衬底偏压功率下用由具有第一含卤气体 的第一处理气体形成的等离子体来蚀刻该层的至少一部分，然后在源功率 为约200W至约800W的条件下，用由包含第二含卤气体和一氧化碳对该 层具有高选择性的第二处理气体混合物形成的等离子体来蚀刻该层。

附图说明

因此，参考实施例，可以详细了解本发明的上述特征，并且对于上面 总结的本发明进行了更具体的描述，其中的一些实施例被示于附图中。但 是，应该注意，附图仅仅示出了本发明的典型实施例，因此不应被认为是 对本发明的范围的限制，因为本发明可以允许其他等效的实施例。

图1示出了用于进行根据本发明的一种实施方式的蚀刻方法的等离子 体处理装置的示意图。

图2示出了与本发明的一种实施方式结合的第一个方法的流程图。

图3示出了与本发明的一种实施方式结合的第二个方法的流程图。

图4示出了与本发明的一种实施方式结合的第三个方法的流程图。

图5A示出了用于进行根据本发明的一种实施方式的蚀刻方法的具有 含高k材料的层的衬底的剖面示意图。

图5B示出了具有用传统方法蚀刻的高介电常数材料层的存在高k脚 控制和硅凹陷问题的栅极结构的剖面示意图。

图5C示出了根据本发明实施方式已在对高k脚和硅凹陷进行良好控 制的条件下蚀刻的具有图5A的高介电常数材料层栅极结构的剖面示意 图。

图6A示出了用现有方法而存在的高k脚。

图6B示出了根据本发明的一种实施方式而减小的高k脚。

图7A示出了用现有方法而存在的硅凹陷。

图7B示出了根据本发明的一种实施方式而不存在硅凹陷。