[发明专利]闪存器件及其擦除方法

说明书

技术领域

本发明大致涉及半导体存储器件，且更具体地涉及闪存器件及其擦除方法。

背景技术

通常，闪存器件包括多个存储器单元块。所述多个存储器单元块中每个包括多个页面。所述多个页面中的每个包括共享一个字线的多个存储器单元。所述闪存器件执行程序操作、读取操作、以及擦除操作。通常，所述闪存器件的程序操作和读取操作在页面的基础上执行以及所述闪存器件的擦除操作在存储器单元块的基础上执行。因此，在程序操作和读取操作期间，对应于对应页面的地址信号被输入到所述闪存器件以便选择要被编程或读取的对应页面。但是，由于擦除操作在存储器单元块的基础上执行，对应于对应的存储器单元块的地址信号在擦除操作期间被输入所述闪存器件。

闪存器件10的擦除操作过程将在下面参考图1简要说明。

块解码器11解码块地址信号AD1到ADP(P是整数)，使能多个块选择信号BKSEL1到BKSELN之一(例如BKSEL1)并禁止其余块选择信号BKSEL2到BKSELN。响应于块选择信号BKSEL1，字线驱动器WLD1将全局字线GWL1到GWL32分别连接到存储器单元块MCB1的局部字线WL1到WL32。而且，响应于块选择信号BKSEL2到BKSELN，字线驱动器WLD2到WLDN将存储器单元块MCB2到MCBN的局部字线WL1到WL32分别与全局字线GWL1到GWL32分离。从而，存储器单元块MCB1被选作要擦除的存储器单元块。

其后，响应于块擦除信号BLK_ERS，字线解码器12分别为全局字线GWL1到GWL32提供擦除电压。于是，所述擦除电压通过全局字线GWL1到GWL32分别传递到存储器单元块MCB1的局部字线WL1到WL32，以便于执行存储器单元块MCB1的擦除操作。

如上所述，闪存器件10的擦除操作在存储器单元块的基础上执行。一个存储器单元块的大小由在设计闪存器件的过程中决定的物理结构所固定。换言之，包括在一个存储器单元块中的页面的数目由在设计过程中决定的全局字线的数目所决定。因此，难以在所述闪存器件制造之后改变包括在闪存器件中的存储器单元块的大小。图1示出一个例子，其中存储器单元块MCB2到MCBN中的每个包括64个页面PA1到PA64(即，当全局字线的数目为32时)。

同时，需要依据应用闪存器件的产品的工作特性来改变存储器单元块的大小。例如，在闪存器件应用于其中执行用于一次处理大量数据的应用程序的半导体器件的情况下，优选的是所述闪存器件包括具有增加的大小的存储器单元块。而且，在闪存器件应用于其中执行用于一次处理少量数据的应用程序的半导体器件的情况下，优选的是所述闪存器件包括具有减小的大小的存储器单元块。

但是，在相关技术的闪存器件中，存储器单元块的大小被物理结构固定。于是，为了改变存储器单元块的大小，必须重新制造闪存器件。在这种情况下，由于适合于特定产品而制造的闪存器件(即制造为包括适合于特定产品的大小的存储器单元块)可能不适合其他产品，它们具有有限的应用。

发明内容

本发明的一个实施例在于提供了一种闪存器件，其中，在擦除操作期间根据块大小改变信号通过改变用于供应擦除电压的全局字线的数目，可选择性地改变存储器单元块的大小，而不用改变它的物理结构。

本发明的另一个实施例在于提供了一种闪存器件的擦除方法，其中，在擦除操作期间，根据块大小改变信号通过改变用于供应擦除电压的全局字线的数目，可选择性地改变存储器单元块的大小，而不用改变它的物理结构。

根据本发明一个方面的闪存器件包括：多个存储器单元块、X-解码器、以及多个块选择单元。多个存储器单元块中的每个包括多个页面且多个页面中的每个具有多个存储器单元。所述X-解码器响应于程序命令、读取命令和擦除命令之一来解码块地址信号、页面地址信号、以及块大小改变信号，根据解码结果产生多个块选择信号和字线偏置电压，以及将字线偏置电压分别输出到多个全局字线。所述多个块选择单元逐一分别设置在多个存储器单元块中，并分别响应于所述多个块选择信号，将所述多个全局字线、全局漏极选择线、以及全局源极选择线分别连接到所述多个存储器单元块，由此分别选择所述多个存储器单元块。在所述闪存器件的擦除操作期间，所述多个块选择单元中的至少一个选择所述多个存储器单元块中的至少一个，且所述X-解码器输出所述字线偏置电压，使得包括在至少一个存储器单元块中的多个页面的部分或全部在擦除操作期间被选择。而且，擦除的存储器单元块的大小在擦除操作期间根据从所述X-解码器输出的字线偏置电压来决定。