[发明专利]输出具有随机计数值的计数信号的计数器

权利要求书

1.一种n位计数器，其中n是大于0的整数，所述计数器包括：

时钟发生器，基于输入时钟信号生成具有不同相位的第一和第二时钟信号；以及

计数电路，响应所述第一和第二时钟信号而执行计数操作并且输出计数信号，其中在所述输入时钟的每2ⁿ个周期以非连续的、非单调增加或减少的方式输出从零(0)到2ⁿ减一(1)的每个值。

2.如权利要求1的计数器，其中所述时钟发生器包括：

第一反相器，将所述输入时钟信号取反并且输出经取反的输入时钟信号；

第一触发器，其响应所述输入时钟信号而接收第二触发器的输出信号并且输出所述第一时钟信号；以及

第二触发器，其响应所述经取反的输入时钟信号而接收所述第一时钟信号并且输出所述第二时钟信号和具有与所述第二时钟信号的逻辑值相对的逻辑值的输出信号。

3.如权利要求2的计数器，其中所述第一触发器包括D触发器，其通过时钟输入端子接收所述输入时钟信号，通过D输入端子接收所述第二触发器的输出信号，并且通过所述输出端子输出所述第一时钟信号。

4.如权利要求2的计数器，其中所述第一触发器包括：

第二反相器，响应所述输入时钟信号和经取反的输入时钟信号而将所述第二触发器的输出信号取反并且输出经取反的输出信号；

第一锁存电路，响应所述输入时钟信号和所述经取反的输入时钟信号而锁存所述经取反的输出信号并且输出第一锁存信号；

第二锁存电路，响应所述输入时钟信号和所述经取反的输入时钟信号而锁存所述第一锁存信号并且输出第二锁存信号；

开关电路，连接在所述第一锁存电路和所述第二锁存电路之间，用于响应所述输入时钟信号和所述经取反的输入时钟信号而将所述第一锁存信号传递到所述第二锁存电路；

第三反相器，将所述输入时钟信号取反，并且将所述经取反的输入时钟信号输出到所述第二反相器、所述第一锁存电路、所述第二锁存电路和所述开关电路；以及

第四反相器，将所述第二锁存信号取反，并且输出经取反的信号作为所述第一时钟信号。

5.如权利要求2的计数器，其中所述第二触发器包括D触发器，其通过时钟输入端子接收所述经取反的输入时钟信号，通过D输入端子接收所述第一时钟信号，通过所述第一输出端子输出所述第二时钟信号，并且通过所述第二输出端子输出所述输出信号，其中响应通过清除输入端子接收的清除信号，所述D触发器被重置。

6.如权利要求2的计数器，其中所述第二触发器包括：

第二反相器，响应所述经取反的输入时钟信号和输入时钟信号而将所述第一时钟信号取反并且输出经取反的第一时钟信号；

第一锁存电路，响应所述输入时钟信号和所述经取反的输入时钟信号而锁存所述经取反的第一时钟信号并且输出第一锁存信号；

第二锁存电路，响应所述输入时钟信号和所述经取反的输入时钟信号而锁存所述第一锁存信号并且输出第二锁存信号；

开关电路，连接在所述第一锁存电路和所述第二锁存电路的输入节点之间，用于响应所述输入时钟信号和所述经取反的输入时钟信号而将所述第一锁存信号传递到所述输入节点；

第三反相器，将所述经取反的输入时钟信号取反，并且将所述输入时钟信号输出到所述第二反相器、所述第一锁存电路、所述第二锁存电路和所述开关电路；

第四反相器，将所述第二锁存信号取反，并且输出经取反的信号作为所述第二时钟信号；以及

第五反相器，将通过所述输入节点从所述开关电路接收的所述第一锁存信号取反，并且输出经取反的信号作为所述输出信号。

7.如权利要求6的计数器，其中所述第二触发器还包括：

第六反相器，将清除信号取反并且输出经取反的清除信号；以及

重置电路，响应所述经取反的清除信号将所述输入节点放电到地电压并且重置所述第二锁存电路。