[发明专利]半导体元件及其制造方法

说明书

技术领域

本发明涉及一种半导体元件及其制造方法，尤其涉及一种具有金属硅化栅极的半导体元件及其制造方法。

背景技术

自半导体元件发明以来，人们不断的在追求缩小半导体的体积，亦即在同一面积内放入更多的半导体元件，以追求更快更好的运算效能。

其中，半导体的栅极材料是其体积能否持续缩小的关键之一。以互补式金属氧化物半导体晶体管(complementary metal oxide semiconductor，CMOS)为例，由于使用多晶硅栅极会产生多晶硅耗尽效应(poly-depletioneffect)以及硼原子渗透效应(boron penetration)，对于小尺寸上的应用有其困难；因此，业界曾有提出以金属栅极代替多晶硅栅极的作法，但是金属无法如多晶硅栅极般同时满足CMOS中NMOS与PMOS的二元可调整性(dual tunable)的功函数要求，因此金属栅极仍非最满意的方案。

发明内容

本发明的目的是提供一种半导体元件的制造方法，可以得到具有金属硅化栅极的半导体元件。

本发明的另一目的是提供一种半导体元件的制造方法，可以得到具有金属硅化栅极且不致使源极与漏极同是硅化过深的半导体元件。

本发明的再一目的是提供一种半导体元件的结构，为具有金属硅化栅极的半导体元件结构。

为达上述或是其他目的，本发明提出一种半导体元件的制造方法，包括：于一基底上依序形成一栅介电层、一多晶硅层与一图案化顶盖层。接着以图案化顶盖层为掩模(mask)，图案化多晶硅层，以形成一多晶硅栅极。再于多晶硅栅极两侧的基底中形成数个轻掺杂漏极(Lightly Doped Drain，LDD)区，并使LDD区之间的基底成为一沟道(channel)区。然后，于多晶硅栅极的侧壁上形成一间隙壁(spacer)，并于间隙壁外侧的基底中形成一源极与一漏极。接着陆续去除顶盖层以及间隙壁。尔后进行一金属硅化工艺，使多晶硅栅极层完全转变为一硅化金属栅极，同时亦于源极与漏极的表面形成一硅化金属层。

在本发明的第一实施例中，上述的顶盖层与间隙壁材料相同时，去除顶盖层与去除间隙壁的步骤可同时完成。

在本发明的第一实施例中，上述的基底材料可为单晶硅、外延硅、锗、硅锗以及碳化硅所组成的材料群中的一种材料或其组成物。而基底则包括主体基底(bulk substrate)或绝缘层上覆硅(Silicon On Insulator，SOI)基底。

在本发明的第一实施例中，上述的沟道区材料是选自包括单晶硅、外延硅、锗、硅锗以及碳化硅所组成的材料群中的一种材料或其组成物。在本发明的第一实施例中，上述的栅介电层材料可为氧化物、氮化物、氮氧化物以及介电系数高于二氧化硅的材料所组成的材料群中的一种材料或其组成物；亦可为高介电系数的材料。

在本发明的第一实施例中，上述的形成源极与漏极的方法包括离子注入工艺(Ion Implantation)工艺或选择性外延沉积工艺(selective epitaxialdeposition)。

在本发明的第一实施例中，上述的于间隙壁外侧的基底中形成源极与漏极的方法包括：移除间隙壁外侧的部分基底，以形成一凹陷；以及利用选择性外延沉积工艺，在凹陷上成长一外延层。

在本发明的第一实施例中，上述的选择性外延沉积工艺包括气相外延工艺(vapor phase epitaxy)。

在本发明的第一实施例中，在金属硅化工艺完成之后会于基底上覆盖一层接触窗蚀刻中止层(contact etching stopperlayer，CESL)。

在本发明的第一实施例中，于间隙壁外侧的基底中形成源极与漏极之后还包括进行一热退火工艺或一外延退火工艺。

在本发明的第一实施例中，上述的硅化金属栅极与硅化金属层的材料可为硅化镍、硅化钛或硅化钴。

本发明另提出一种半导体元件的制造方法，包括：于一基底上依序形成一栅介电层、一多晶硅层与一图案化顶盖层。接着以图案化顶盖层为掩模，图案化多晶硅层，以形成一多晶硅栅极。再于多晶硅栅极两侧的基底中形成多个LDD区，并使LDD区之间的基底成为一沟道区。然后，于多晶硅栅极的侧壁上形成一间隙壁。并于间隙壁外侧的基底中形成一源极与一漏极。接着进行一第一金属硅化工艺，使源极与漏极的表面形成一硅化金属层。然后陆续去除顶盖层以及间隙壁。尔后再进行一第二金属硅化工艺，使多晶硅栅极层完全转变为一硅化金属栅极。