[发明专利]高速数据接收电路和方法

说明书

技术领域

【0001】本发明涉及接收高速数据信号的电路和方法。例如，本发明的电路可以提供在可编程逻辑器件(“PLD”)上，并且本发明的方法可以是操作所述电路的方法。

背景技术

【0002】一种所谓高速串行接口(“HSSI”)可被用于在系统内部设备之间进行通信。典型地，在这样的系统中，发射器的目的就是发射数字(二进制)信号，数字信号具有两个可区分的电平，并且从其中一个电平到另一个电平具有界限分明的(即非常陡的)跃变。这种陡跃变对于高速传输数据是必需的。将信号从发射器传送给接收器的媒介，经常给所传输的信号带来一些损失。这些损失通常包括降低信号幅度和减小跃变的陡度。为了保持准确、高速的数据传输，所述电路有必要补偿这些损失。

【0003】实现这一功能的一种方法是发射器对信号进行预增强。这意味着要在每次跃变之后立即给信号增加额外的能量。这个额外的能量可以是额外的幅度(电压)和/或电流。在非常高的数据速率时(例如，在大约每秒3吉比特(3Gbps)和更快时)，预增强会具有一个缺点，即，其使所传输的信号包含高频分量，而这些高频分量会不期望地耦合到其它电路。

【0004】为了避免预增强的上述缺点，在接收器中使用称为均衡化的技术是可取的。均衡电路通常位于输入信号到达接收器时碰到的第一个电路中。均衡电路被设计为强烈快速地响应在接收信号中检测到的任何跃变。这种强烈而快速的响应为这些跃变恢复了原始陡度，因此使得接收器的进一步的电路对这些信号进行准确的解析成为可能，即使这个信号是以非常高的数据速率传输。

【0005】尤其是当均衡电路被特意包括在一个PLD中时，需要这种电路可以运行于各种数据速率并可以补偿各种类型和程度的信号损失。这是因为PLD是典型的为各种可能用途设计的。任何特定用途的准确参数并不能事先知道。PLD必须是用户可定制的和/或是自适应的，以满足范围相对较宽的可能用途中每种特定用途的需求。因此需为这种类型的应用寻求改进的均衡电路。

发明内容

【0006】根据本发明的改进的均衡电路包括前馈均衡器(“FFE”)电路，其接收施加的数据信号，并在这个电路上进行模拟均衡。该FFE电路的输出信号与反馈信号组合，并将所得到的信号施加到数据恢复电路(例如，时钟和数据恢复或CDR电路)。由CDR电路输出的重定时数据信号被施加到决策反馈均衡器(“DFE”)电路，该DFE电路对重定时数据信号执行数字滤波器型的均衡操作。DFE电路的输出信号就是上述与FFE电路的输出信号组合的反馈信号。

【0007】所述电路可被操作，以致所执行的任何均衡的大部分或所有最初都是通过FFE电路执行的。随着电路的操作继续，更多的均衡任务被转移到DFE电路。

【0008】FFE和DFE之一或两者相对于所执行的均衡的类型和/或程度可以是可控制的。FFE可以是适应型或者自适应回路的一部分。在本发明的一个PLD实施例中，PLD的其它电路可以被用来监控和/或控制FFE和/或DFE的执行。这种监控和/或者控制可包括对上面提到的均衡任务从FFE到DFE的转移进行控制。

【0009】根据附图和随后的详细描述，本发明进一步的特征以及它的特性和各种优点将会变得更加明显。

附图说明

【0010】图1是一个简化的示意性方框图，其描述了根据本发明构造的电路的一个说明性实施例。

【0011】图2a-图2g是说明性的信号轨迹图，其有助于说明本发明的某些方面。

【0012】图3是根据本发明的描述了图1所示类型的电路的另一个简化的示意性方框图。

【0013】图4是一个简化示意性方框图，其描述了根据本发明构造的电路的一种更详细的说明性实施例。

【0014】图5a和图5b共同组成一个简化的流程图，其描述了本发明的某些方法方案的一个说明性实施例。

【0015】图6是一个简化的方框图，其描述了根据本发明的可编程逻辑器件的一个说明性实施例。

具体实施方式