[发明专利]动态随机存取存储器的电容器接点结构及工艺

说明书

技术领域

本发明涉及一种半导体元件的接点结构及其制造方法，尤其涉及动态随机存取存储器的电容器接点结构及包含其制造方法在内的动态随机存取存储器工艺。

背景技术

动态随机存取存储器(DRAM)的存储单元所配置的电容器的结构主要可以分成两种形式，其一为堆叠式电容器(stacked capacitor)，另一则为沟渠式电容器(trench capacitor)。其中，沟渠式电容器因为是形成于基底中，可以大幅度缩小电容器所占的空间，而且，通过沟渠深度的控制，能够有效地增加下电极与上电极之间的电容量。

然而，也正由于沟渠式电容器的沟渠具有相当的深度，基底中用来电性连接这些下电极的N型掺杂带(N-band)也会形成于基底的深处。为了接取(pick up)此N型掺杂带，现有的作法是对基底进行不同浓度与不同能量的多次离子注入，以形成大面积的直立式N井，再于N井上形成一接触窗，作为N型掺杂带的接点。

上述的配置方式不但局限了元件集成度的提升，多次离子注入的步骤也十分地复杂而繁琐。也就是说，纵使藉由技术不断的精进而使元件的线宽可以越做越小，但是受限于上述的N井需要一定的配置空间，元件集成度仍无法有效提升。因此，如何在有限的空间中制作出更多的元件，以提高元件集成度与晶片的使用率，并且缩短整个动态随机存取存储器的制造流程是目前亟需解决的课题。

发明内容

本发明的目的是提供一种动态随机存取存储器工艺，其无须进行多次离子掺杂以形成大面积的直立式N井，即可形成电容器的接点结构，故而可以大幅度缩短制造流程。

本发明的另一目的是提供一种动态随机存取存储器工艺，其形成电容器的接点结构时不需要形成大面积的N井。

本发明的又一目的是提供一种电容器接点结构，适用于动态随机存取存储器，其是利用存储单元阵列区边缘或角落的闲置电容器作为电性连接掺杂带的媒介，而可以提高元件的集成度。

本发明提出一种动态随机存取存储器工艺，其例如是先提供基底，基底中形成有多个沟渠，这些沟渠中包括一第一沟渠，且各沟渠的侧壁已形成有一介电层。然后，于基底与沟渠的表面上形成一导体层，再于导体层上形成一层图案化光致抗蚀剂层，此图案化光致抗蚀剂层填入这些沟渠，并覆盖住第一沟渠。接着，移除暴露出的导体层，而形成多个下电极，然后再移除图案化光致抗蚀剂层。之后于各下电极上形成一电容介电层，再于基底上形成多个上电极，其填满上述沟渠。继而，于第一沟渠中的下电极上形成一接触窗，其藉由第一沟渠中的下电极以电性连接基底。

在上述动态随机存取存储器工艺的一实施例中，第一沟渠位于动态随机存取存储器的存储单元阵列区的边缘或角落。

在上述动态随机存取存储器工艺的一实施例中，第一沟渠以外的各沟渠中所填入的图案化光致抗蚀剂层的顶面低于基底顶面。

在上述动态随机存取存储器工艺的一实施例中，还包括于上电极形成之后、接触窗形成之前，于相邻二沟渠外侧的基底上分别形成一晶体管。此工艺还可包括于上电极形成之后、晶体管形成之前，于每两相邻沟渠之间形成一隔离结构，此隔离结构有部分嵌入该两相邻沟渠中。另外，在形成晶体管时，可于此隔离结构上形成通过栅极结构。

在上述动态随机存取存储器工艺的一实施例中，电容介电层的材质包括氧化硅-氮化硅-氧化硅。

在上述动态随机存取存储器工艺的一实施例中，还包括于形成导体层之前，对侧壁具有介电层的上述沟渠的底部进行一表面处理。

在上述动态随机存取存储器工艺的一实施例中，还包括使该些沟渠底部处产生掺杂剂扩散，以于该基底中形成一掺杂带。此掺杂带的掺杂剂来源可为下列二者中的至少一者：形成该导体层之前对该些沟渠的底部进行的一离子注入，以及材质包括一掺杂半导体材料的上述导体层。此掺杂半导体材料可为掺杂多晶硅。另外，当上述导体层的材质包括一掺杂半导体材料时，该工艺可于形成导体层之后进行一热处理，以驱使导体层中的掺杂剂扩散进入基底中。

上述动态随机存取存储器工艺是于形成下电极之前，预先覆盖住第一沟渠，使得在第一沟渠中形成的下电极可以与后续形成接触窗电性连接，而使接触窗与掺杂带导通。此一接点结构的制造方法可以与动态随机存取存储器的电容器制造流程相整合，而无须另外进行多道离子注入步骤形成N井来接取基底中的掺杂带，故能够大幅缩短制造流程。