[发明专利]频率比较器

说明书

技术领域

本发明涉及一种频率比较器(Frequency Comparator)，且特别涉及一种运用相位-频率检测器(Phase-Frequency Detector)的频率比较器。 

背景技术

图1是一传统频率比较器100的结构示意图。该频率比较器100用来比较一同相时钟信号CLKI及一参考时钟信号CLKR。如图所示，在该频率比较器100内，三个D型触发器D1、D3及D5彼此串联，其中，D型触发器D1的一数据输入端D以及一时钟输入端CK分别接收CLKI及CLKR。类似地，三个D型触发器D2、D4及D6彼此串联，其中，D型触发器D2的一数据输入端D以及一时钟输入端CK分别接收一正交时钟信号CLKQ及该参考时钟信号CLKR。同相时钟信号CLKI与正交时钟信号CLKQ具有相同的频率，但相位相差90。在每次参考时钟信号CLKR变换其电平的瞬间，D型触发器D1及D2分别对同相时钟信号CLKI与正交时钟信号CLKQ进行取样。D型触发器D3至D6则作为缓存器，用于储存D型触发器D1及D2取样的结果。一逻辑电路12接收D型触发器D3至D6的输出信号Q3-Q6与反相输出信号Q3b-Q6b，其中，Q3b-Q6b分别表示输出信号Q3-Q6的反相信号。逻辑电路12并输出一上升时钟信号F_up及一下降时钟信号F_dn，其表示CLKI与CLKR的频率比较结果。 

图2a及2b分别显示当CLKI(或CLKQ)的频率低或高于CLKR的频率时，参考时钟信号CLKR、同相时钟信号CLKI，以及正交时钟信号CLKQ的时序图。参考图2a，图中显示(CLKI，CLKQ)照以下顺序循序变换：(1，0)→(0，0)→(0，1)→(1，1)→(1，0)...等等。类似地，参考图2b，图中显示(CLKI，CLKQ)依照以下顺序循序变换：(1，1)→(0，1)→(0，0)→(1，0)→(1，1)...等等。 

图3是显示图1中逻辑电路12的真值表。根据该真值表，当上升时钟信号F_up为高电平而下降时钟信号F_dn为低电平时，则此时同相时钟信号CLKI的频率(或是正交时钟信号CLKQ的频率)高于参考时钟信号CLKR的频率。反之，当上升时钟信号F_up为低电平而下降时钟信号F_dn为高电平时，则此时同相时钟信号CLKI的频率低于参考时钟信号CLKR的频率。 

然而，为了根据图3中的真值表来获得精准的比较结果，同相时钟信号CLKI及参考时钟信号CLKR的频率差异必须限制在一适中的范围内。结果，这限制了频率比较器100的应用性。 

发明内容

有鉴于此，本发明的目的在于提供一具有高分辨率，同时具有较广的频率比较范围的频率及较广应用性的频率比较器。 

本发明提供一种频率比较器，用于比较一第一时钟信号及一参考时钟信号的频率，包括：一相位一频率检测器，其接收该第一时钟信号及该参考时钟信号，并且输出一上升时钟信号及一下降时钟信号，其中，该上升时钟信号及下降时钟信号的脉冲宽度差对应于该第一时钟信号及该参考时钟信号的相位差；以及一比较模块，用于根据一既定周期内该上升时钟信号及下降时钟信号的总脉冲宽度差，而比较该第一时钟信号及该参考时钟信号的频率，其中，该比较模块包括：一脉冲宽度计算器，其接收该上升时钟信号及下降时钟信号，并输出第一及第二输出信号，其中，该第一及第二输出信号分别对应至该既定周期内该上升时钟信号及下降时钟信号的总脉冲宽度；以及一比较器，其接收该第一及第二输出信号，用于根据该第一及第二输出信号来比较该第一时钟信号及该参考时钟信号的频率，其中，该第一及第二输出信号的电压分别对应至该既定周期内该上升时钟信号及下降时钟信号的总脉冲宽度；以及其中，该比较器藉由比较该第一及第二输出信号的电压来比较该第一时钟信号及该参考时钟信号的频率，其中，该相位-频率检测器更输出一反相上升时钟信号及一反相下降时钟信号，其中，该反相上升时钟信号及反相下降时钟信号分别为该上升时钟信号及下降时钟信号的反相信号；以及其中，该脉冲宽度计算器包括：第一充放电电路，包括：第一及第二开关，其分别接受该上升时钟信号及该反相下降时钟信号的控制；以及第一电容，其中一端连接至该第一及第二开关并输出该第一输出信号，该第一电容在该上升时钟信号为第一电平时充电而第二电平时放电；以及第二充放电电路，包括：第三及第四开关，其分别接受该下降时钟信号及该反相上升时钟信号的控制；以及第二电容，其中一端连接至该第三及第四开关并输出该第二输 出信号，该第二电容在该下降时钟信号为第一电平时充电而第二电平时放电。