[发明专利]传输系统有效
申请号: | 200610108352.4 | 申请日: | 2006-08-02 |
公开(公告)号: | CN101119179A | 公开(公告)日: | 2008-02-06 |
发明(设计)人: | 谢武洪;扬睿 | 申请(专利权)人: | 扬智科技股份有限公司 |
主分类号: | H04L1/00 | 分类号: | H04L1/00 |
代理公司: | 北京三友知识产权代理有限公司 | 代理人: | 田野 |
地址: | 台湾省*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 传输 系统 | ||
技术领域
本发明是有关于一种传输系统,特别是有关于一种可编程(programmable)延迟时间的传输系统。
背景技术
在系统芯片(system on chip)中,通常都会附加传送装置,以进行系统通信。一般常见的传送装置为通用异步收发器(Universal AsynchrorousReceiver/Transmitter;以下简称UART)。在机顶盒(Set Top Box;STB)的系统芯片中,UART常被应用在条件接收(Conditional Access;CA)系统中,作为智能卡(smart card、IC card、7816 card)的控制器。
在此系统中,若使用非先入先出(First-In First-Out;FIFO)模式进行数据传输时,很容易发生系统数据消耗大、中断多等缺点。若使用先入先出模式时,智能卡通常要求在UART在发送数据时,需在两字节之间具有一固定的间隔时间。
然而在公知的字节中,每一字节可具有一个或二个停止位。因此在字节之间的间隔时间为一个或二个停止位的持续时间。智能卡要求的间隔时间通常大于二个停止位的持续时间。
公知的解决方式是利用软件来控制两位组之间的间隔时间。然而,当中央处理器(CPU)为繁忙的状态,或是在发送的数据特别多的状况下,很容易造成两字节之间的间隔时间过长,使得智能卡发生超时(timeout),因而导致解错误等问题。
发明内容
为解决目前现有技术中存在的上述问题,本发明提供一种传输系统,包括一接收装置以及一传送装置。传送装置用以传送一第一及第二数据传送给接收装置,并包括一缓存单元、一储存单元以及一传输单元。缓存单元用以储存一停止值。储存单元储存一第一数据以及一第二数据。传输单元采集第一数据传送给一接收装置,并且根据停止值,等待一预设时间后,再采集第二数据传送给接收装置。
附图说明
图1为本发明的传输系统示意图。
图2为数据D1及D2的传输格式。
图3为传输单元的一可能实施例。
符号说明:
12:接收装置; 14:传送装置;
142:缓存单元; 144:储存单元;
146:传输单元; 148:时钟产生器;
20:启始位; 21~28:数据位;
29:同位位; 32:位计数器;
34:字节计数器; 36:延迟计数器;
38:控制器。
具体实施方式
为让本发明的上述和其它目的、特征、和优点能更明显易懂,下文特举出较佳实施例,并配合所附图式,作详细说明如下:
图1为本发明的传输系统示意图。如图所示,传输系统10包括接收装置12以及传送装置14。传送装置14传送数据给接收装置12,并可控制两数据之间的间隔时间。在本实施例中,传送装置14为一通用异步收发器,以异步方式传送数据D1及D2给接收装置12,其中数据D1及D2间的间隔时间是可被控制的。
传送装置14包括缓存单元142、储存单元144以及传输单元146。缓存单元142储存一停止值SS。储存单元144储存数据D1及D2。传输单元146采集数据D1传送给接收装置12,并且根据停止值SS,等待一预设时间后,再采集数据D2传送给接收装置12。
图2为数据D1及D2的传输格式。数据D1及D2均包括一启始位(startbit)20、数据位(data bits)21~28以及一同位位(parity bit)29。本发明并不限制数据位的数量,在本实施例中,数据D1及D2的数据位均为八个位。在数据D1及D2中,每一位的持续时间T均相同。
图3为传输单元的一可能实施例。传输单元146包括,位计数器32、字节计数器34、延迟计数器36以及控制器38。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于扬智科技股份有限公司,未经扬智科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200610108352.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:具有增强发光的结构的光导管
- 下一篇:无线通信中的确认/否定确认检测