[发明专利]存储器访问控制装置及其方法、存储器访问控制器及其方法

说明书

技术领域

本发明通常涉及一种用于改善存储器访问性能的增强型AHB总线协议，特别地，本发明涉及一种能够利用增强型AHB总线协议改善SDRAM访问性能的存储器访问控制装置、存储器访问控制方法、计算机程序及其存储介质。

背景技术

随着对更强大和更灵活的计算设备的需求的增加，已开发出越来越多的片上系统(SoC)。许多SoC包含由多个公司提供的专用集成电路(ASIC)。

先进RISC机器(ARM)微处理器在SoC解决方案中被普遍应用。可以说，目前普遍认为ARM嵌入技术是用于便携应用的ASIC设计的工业标准。因此，创造并使用强大、便携而且同时可重复利用的、能够增强ARM内核的知识产权(IP)，对于任何ASIC设计中心都是至关重要的。

先进微控制器总线体系结构(AMBA)是一种开放标准的片上总线规范，该规范详细说明了构成SoC的功能块之间互连和管理的策略。AMBA定义了一种在SoC内部多个块之间连接的信号协议。它便于带有多个外围设备的嵌入式处理器(例如：ARM微处理器)的开发。AMBA通过为SoC模块定义一种公共总线结构提高了可重用设计方法。

SoC，尤其是基于ARM的SoC，很适合于通信应用，包括电缆调制解调器、xDSL、IP通话(VoIP)和因特网应用产品、手持设备(例如：个人数字助理)、GSM和UMTS系统、数字摄像机、手机等等。SoC也能被用于汽车工业，例如车内处理任务。

随着SoC在上述通信和多媒体领域的普及，对高带宽的需求成为SoC的瓶颈。先进高性能总线(AHB)是被广泛应用于工业的高性能系统总线，而SDRAM是大部分SoC系统的主要存储器。因而，提高SoC的存储器访问速度是很有价值的。

AMBA AHB适用于高性能、高时钟频率的系统模块。AHB担当高性能的系统中枢总线。通过低功率外围宏单元功能，AHB支持处理器、片上存储器和片外外部存储器接口之间的高效连接。AHB还专门用于确保采用综合和自动化测试技术的高效设计流程的易用性。

AHB支持多个总线主控并提供高带宽操作，AMBA AHB实现了高性能、高时钟频率系统所要求的特性，包括突发传输、分段处理、单周期总线主控切换、单个时钟边沿操作、非三态的实现方式和更宽的数据总线配置(64/128位)。

一个AMBA AHB设计可以包含一个或多个总线主控，通常一个系统至少包含处理器和测试接口。然而，包含直接存储器访问(DMA)或数字信号处理器(DSP)作为总线主控也很常见。

外部存储器接口、先进外围总线(APB)桥和任何内部存储器是最常见的AHB受控。AHB受控也可以包含系统中任何其他的外围设备。但是，低带宽外围设备通常位于APB上。

一个典型的AMBA AHB系统设计包含以下组件：

AHB主控-总线主控能够通过提供地址和控制信息发起读写操作。在任一时刻只允许一个总线主控主动使用总线。

AHB受控-总线受控在给定的地址空间范围内对读或写操作做出响应。总线受控向主动的主控返回成功、失败或等待数据传输的信号。

AHB仲裁器-总线仲裁器确保在某一时刻只允许一个总线主控发起数据传输。尽管仲裁协议是固定的，根据应用要求仍能够实现任何仲裁算法，例如最高优先级或公平访问。一个AHB可仅包含一个仲裁器，尽管对于单总线主控系统而言仲裁器是没有意义的。

AHB译码器-AHB译码器用于译码每一次传输的地址，并为这一传输所涉及的受控提供选中信号。所有AHB实现都需要一个中央译码器。

AMBA AHB总线协议被设计用于中央多路复用器互连方案。利用这一方案，所有总线主控发出指明它们所希望执行的传输的地址和控制信号，并且仲裁器决定哪一个主控将其地址和控制信号发送到所有受控。中央译码器被用于控制读数据并响应信号多路复用器，该译码器从这一传输所涉及的受控中选择适当的信号。图1示出了实现一个具有三个主控和四个受控的AMBA AHB设计所需的结构。

在开始AMBA AHB传输前，总线主控必须被授权访问总线。这一过程由主控向仲裁器声明一个请求信号开始。然后仲裁器指明该主控何时将被授权使用总线。

被授权的总线主控通过驱动地址和控制信号开始一次AMBAAHB传输。这些信号提供关于地址、方向和传输宽度的信息，还指明这一传输是否构成一次突发的一部分。允许两种不同的突发传输方式：一种是递增突发，该突发在地址边界不环回，另一种是环回(wrap)突发，该突发在特定地址边界处进行环回。