[发明专利]双镶嵌结构的制作方法

说明书

技术领域

本发明涉及一种双镶嵌结构的制作方法，特别是涉及一种整合各蚀刻工艺于同一蚀刻反应室进行的双镶嵌结构的制作方法。

背景技术

目前，集成电路内的多重金属内连线(multilevel interconnects)工艺是以镶嵌技术为主，其又可概分为单镶嵌(single damascene)工艺及双镶嵌(dualdamascene)工艺，由于双镶嵌工艺可大幅减少20-30％的工艺步骤，而且又能降低导线与插塞间的接触电阻，并增进其可靠性，所以现今大部份的金属内连线(metal interconnection)大都是采用双镶嵌工艺。此外，为降低金属内连线的电阻值及寄生电容效应，以增快信号的传递速度，现行的半导体工艺大多是先在低介电常数材料(low-K)所构成的介电层中蚀刻出具有沟槽(trench)与介层开口(via hole)的双镶嵌结构，再填入铜金属并平坦化，以完成金属内连线的制作。因此就双镶嵌工艺而言，介电层中的双镶嵌结构的蚀刻步骤可视为是最重要的关键技术之一。

在先前技术中，不论是沟槽优先(trench-first)、介层开口优先(via-first)或部分介层开口优先(partial-via-first)等的双镶嵌结构的蚀刻步骤均是利用干式的等离子体气体作为蚀刻介电层的工具，其蚀刻反应室(chamber)必须处于真空状态，且蚀刻反应室大多采用所谓的沉积模式(deposition mode)，亦即在蚀刻反应室内壁会沉积有一层高分子聚合物，其目的在于防止等离子体气体直接接触蚀刻反应室内壁而造成金属污染，同时此高分子聚合物层相对于当作蚀刻屏蔽的光致抗蚀剂图案具有较高的蚀刻选择比。然后，在完成第一阶段的蚀刻反应后，例如介层开口的蚀刻工艺，接着就必须先进行去除光致抗蚀剂图案的灰化(ashing)工艺以及清洗的步骤，随后才能再利用其它的蚀刻屏蔽来或光致抗蚀剂图案来进行第二阶段的蚀刻反应，例如沟槽的蚀刻工艺。但由于所使用的光致抗蚀剂大部分为有机物质，因此去除光致抗蚀剂图案必须实施于其它的光致抗蚀剂剥除机器(photoresist stripper)，亦即蚀刻反应室需破真空(venting)，以取出半导体晶片并传送至光致抗蚀剂剥除机器中，在完成清洗步骤之后，才能再传送回蚀刻反应室中并抽真空，以进行下一阶段的蚀刻步骤。因为倘若于蚀刻反应室中直接以氧气等离子体去除光致抗蚀剂，将会连同蚀刻反应室内壁所沉积的高分子聚合物层一并去除。

此外，同一蚀刻反应室往往需要进行不同参数的蚀刻工艺，然而，在切换不同阶段的蚀刻工艺时，后一工艺的环境往往会受到前一工艺的影响，此即所谓记忆效应(memory effect)，此种蚀刻反应室内气体不稳定的状况往往造成后一工艺制造出的双镶嵌结构质量不佳，进而影响半导体元件的稳定度，因此，上述双镶嵌结构的蚀刻步骤和去除光致抗蚀剂的步骤必须在不同的机器分别进行，而无法在同一个工艺反应室中完成。简而言之，先前技术制作双镶嵌结构时，半导体晶片必须经过破真空、不同机器间传送、抽真空以及机械手臂传送等过程，若再加待机的时间，非常不符合时间成本的效益，而且多段式的整合步骤也会影响工艺成品率。

发明内容

据此，本发明的一目的在于提供一种双镶嵌结构的制作方法，降低半导体元件的生产成本，并改善现有技术无法克服的难题。

本发明揭露一种双镶嵌结构的制作方法，应用于一半导体晶片，该半导体晶片依序包括一基底、一导电层、具有一介层开口的介电层、一定义有一沟槽图案的硬屏蔽层以及一牺牲层覆盖该硬屏蔽层与该介电层并填满该介层开口，该双镶嵌结构的制作方法在同一蚀刻反应室内进行至少以下二个连续步骤。首先，进行一第一蚀刻工艺，通入以氧气为主的等离子体气体，蚀刻部分该牺牲层，以曝露出该硬屏蔽层、该介电层以及部分的该介层开口，然后进行一第二蚀刻工艺，通入以四氟化碳为主的等离子体气体，蚀刻部分该介层开口以扩大形成一沟槽，接着进行一第三蚀刻工艺，通入以氧气为主的等离子体气体以去除该介层开口中剩余的牺牲层，使该介层开口曝露该导电层。