[发明专利]一种用于密码学运算的微处理器内核

权利要求书

1.一种用于密码学运算的微处理器内核，它与程序存储器(2)及数据存储器(3)相互连接，用于加速密码学的运算，其特征在于，它包括：

指令寄存器(11)，存储当前执行的程序指令字并将指令发送给指令译码单元(12)；

指令译码单元(12)，译码并执行指令寄存器(11)中的程序指令字，产生微处理器内核(1)中各部分电路的控制信号；

寄存器堆(13)，包括程序计数器(131)、堆栈指针(132)、数据指针(133)、加速模块指针(134)、数据寄存器(135)、索引寄存器(136)、比较寄存器(137)和位寄存器(138)；

数据运算单元(14)，对寄存器堆(13)中的寄存器进行各种运算操作；

程序地址产生单元(15)，产生下一条程序指令在程序存储器(2)中的存储地址；

程序存储器接口(16)，实现指令寄存器(11)或数据寄存器(135)从程序存储器(2)的数据读取；

数据存储器接口(17)，实现数据寄存器(135)和数据存储器(3)之间的数据交换；

密码学加速模块接口(18)，实现数据寄存器(135)和密码学加速模块(19)之间的数据交换；

密码学加速模块(19)，包含一个供DES程序调用的DES算法加速模块(191)，实现DES算法硬件加速功能；还包含一个供AES算法程序调用的AES算法加速模块(192)，实现AES算法硬件加速功能。

2.如权利要求1所述的用于密码学运算的微处理器内核，其特征在于，所述指令译码单元(12)的子单元包括：

程序控制子指令译码单元(121)，译码并执行挂起指令、绝对地址跳转指令、程序调用指令和程序返回指令；

存储器访问子指令译码单元(122)，译码并执行存储器读子指令和存储器写子指令；

加速模块访问子指令译码单元(123)，生成目标地址，并将数据输入到相应的加速模块，将运算结果存储到数据寄存器(135)；

寄存器拷贝子指令译码单元(124)，执行数据寄存器拷贝子指令、指针拷贝子指令和索引拷贝子指令；

算术逻辑子指令译码单元(125)，对一个或两个数据寄存器(135)进行数学或逻辑运算；

索引更新子指令译码单元(126)，对索引寄存器(136)执行清零、加一和减一操作；

条件跳转子指令译码单元(127)，判断条件满足时，跳转到与下一条指令的相对偏移量为指定值的地址，否则执行下一条指令；

上述各子指令译码单元(121～127)采用并行工作方式，对一条指令中的各自对应的子指令同时译码，各子指令功能在同一个时钟周期内同时完成。