[发明专利]并行视频编码的方法及装置

说明书

技术领域

本发明涉及视频编码技术领域，尤其涉及一种并行视频编码技术。

背景技术

视频编码技术是将数字视频信息压缩，以便实现更有效地被传送和存储。视频编码是多媒体数据处理的核心技术。

目前，视频压缩编码标准主要包括：国际电信联盟标准化部(ITU-T)视频编码专家组(VCEG)制定的活动图像编码标准H.261、H.263；ISO/IEC联合的活动图像专家组(MPEG)制定的视频编码标准MPEG1、MPEG4-Part2；ITU-T视频编码专家组(VCEG)和ISO/IEC MPEG联合专家组(JVT)共同制定的视频编码标准MPEG2/H.262、H.264/AVC(MPEG4-Part10)；另外还有VC-1(前身是WMV-9)和音视频标准组(AVS)制定的视频编码标准AVS1.0-P2等。

MPEG(活动图像专家组)、JVT(MPEG联合专家组)及VCEG(视频编码专家组)系列视频编码标准基本框架如图1所示，采用基于块的运动补偿和变换编码的混合编码架构，包括帧内预测、帧间预测、变换、量化和熵编码等。其中，帧间预测是使用基于块的运动矢量来消除图像间的冗余；帧内预测是使用空间预测模式来消除图像内的冗余。再通过对预测残差进行变换和量化消除图像内的视觉冗余。最后，运动矢量、预测模式、量化参数和变换系数用熵编码进行压缩。视频解码过程的基本处理单元是宏块，且一个宏块通常包括一个16×16的亮度样值块和对应的色度样值块。

不同的标准的所使用工具的有一定差别。对于新一代标准H.264/AVC(MPEG4-Part10)、VC-1、AVS1.0-P2而言，去块滤波器是必须的模块，被称为环路滤波；而在MPEG2、H.263、MPEG4-Part2标准中，去块滤波器仅是解码器中可选的一个后处理环节。

实时视频编码器的输入为高清视频信号，实时完成视频压缩编码，输出码流。实时视频编码器是数字电视头端(Headend)系统的基本设备，也广泛用于视频会议、数字摄像、可录的DVD播放机等设备中。

H.264/AVC(MPEG4-Part10)、VC-1、AVS1.0-P2被称为新一代视频压缩编码标准，同以MPEG2为代表的上一代标准相比，新一代标准的压缩率提供一倍以上，但复杂度也增加2倍以上，实现的难度大大增加。

高清电视(HDTV)通常是指每帧扫描行数为逐行720线或隔行1080线及其以上的活动图像。目前常见的高清格式有：720p(分辨率1280×720，帧频为24、30、60)，1080i(隔行扫描，每帧分辨率1920×1088，场频为60)，1080p(分辨率1920×1088，帧频为24、30)。未来更高分辨率的视频也会获得应用。高清视频能提供更高的视频质量，同时，高清视频压缩编码的实现更为困难。

以新一代标准H.264/AVC为例，由于引入了多参考帧运动补偿、最小为4×4的可变块尺寸预测、丰富的帧内预测模式、环路滤波、上下文自适应的变长编码(CAVLC)或上下文自适应的算术编码(CABAC)等工具，使得编码器复杂度大大增加，据评估，在采用全搜索运动估计的情况下，H.264/AVC HDTV720p编码器的计算复杂度约为3600 giga-instructions per second(GIPS)、Memory访问流量约5570 giga-bytes per second(GBytes/s)。1080i和1080p情况下更为巨大。

由于高清视频编码器巨大的计算复杂性，通常采用单个处理器难于实现实时编码。尤其是在头端(Headend)等应用场合，需要支持多通道、多种视频格式和压缩编码标准以及转码等应用环境中，采用单个编码器实现编码的难度更为突出。因此，高清编码器常常需要采用多芯片(即多个编码器)并行进行编码处理实现。

然而，目前业界还没有一种并行视频编码处理方案能很好满足H.264/AVC(MPEG4-Part10)、VC-1、AVS1.0-P2等新一代视频压缩编码标准头端等应用的高性能实时高清编码要求。

发明内容

本发明的目的是提供一种并行视频编码的方法及装置，从而提供一种高效的并行视频编码实现，满足高性能实时高清视频编码。

本发明的目的是通过以下技术方案实现的：

本发明提供了一种并行视频编码的方法，该方法包括：

将视频序列中的当前帧分割成宏块，按预定规则将所有宏块分配给一个或多个条带组；

依据光栅扫描的顺序将所述条带组分别划分为一个或多个子条带组，获得当前帧包含的多个条带组，每个宏块被分配到同一个子条带组；