[发明专利]一种制作纵向双栅金属-氧化物-半导体器件的方法无效
申请号: | 200610114187.3 | 申请日: | 2006-11-01 |
公开(公告)号: | CN101174566A | 公开(公告)日: | 2008-05-07 |
发明(设计)人: | 屠晓光;陈少武 | 申请(专利权)人: | 中国科学院半导体研究所 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/28 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 周国城 |
地址: | 100083北*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 制作 纵向 金属 氧化物 半导体器件 方法 | ||
1.一种制作纵向双栅金属-氧化物-半导体MOS器件的方法,其特征在于,该方法包括:
A、在绝缘体上硅SOI衬底的顶层硅表面采用离子注入技术形成N-P-N结构,其中N区高掺杂,P区低掺杂;
B、采用电子束曝光和电感耦合等离子体ICP刻蚀方法在形成的N-P-N结构的N区与P区的分界面处形成纵向深槽;
C、采用热氧化技术在形成纵向深槽的顶层硅表面形成一层氧化硅;
D、采用低压化学气相沉积技术结合正硅酸乙酯TEOS源对所述纵向深槽进行氧化硅填充;
E、在填充的氧化硅表面进行光刻,腐蚀氧化硅露出N区和P区;
F、在露出的N区和P区表面蒸发金属,通过光刻腐蚀形成电极。
2.根据权利要求1所述的制作纵向双栅MOS器件的方法,其特征在于,所述SOI衬底的顶层硅为p型低掺杂,所述步骤A包括:
对SOI衬底进行清洗,在清洗好的SOI衬底上进行普通光刻,露出需要进行N型离子注入的区域,采用刻蚀技术对顶层硅表面进行浅刻蚀,然后用光刻胶做掩模进行离子注入,形成N-P-N结构。
3.根据权利要求2所述的制作纵向双栅MOS器件的方法,其特征在于,所述采用刻蚀技术对顶层硅表面进行浅刻蚀时,刻蚀深度以能在显微镜下看到注入图形边界为标准。
4.根据权利要求3所述的制作纵向双栅MOS器件的方法,其特征在于,所述采用刻蚀技术对顶层硅表面进行浅刻蚀时,刻蚀深度为30nm。
5.根据权利要求2所述的制作纵向双栅MOS器件的方法,其特征在于,所述SOI衬底的顶层硅为非p型低掺杂,所述对SOI衬底进行清洗后进一步包括:采用大面积离子注入,对SOI衬底的顶层硅进行p型低掺杂。
6.根据权利要求1所述的制作纵向双栅MOS器件的方法,其特征在于,所述步骤A和步骤B之间进一步包括:
在形成的N-P-N结构的N区与P区的分界面处采用电子束曝光技术,将栅极图形转移到顶层硅表面,控制栅极厚度小于100nm。
7.根据权利要求6所述的制作纵向双栅MOS器件的方法,其特征在于,所述采用电子束曝光技术,将栅极图形转移到顶层硅表面具体包括:
在形成的N-P-N结构的N区与P区的分界面处烧点聚焦,调像散,然后进行电子束曝光和普通光刻套刻标记的对准,然后进行曝光,显影,将栅极图形转移到顶层硅表面。
8.根据权利要求1所述的制作纵向双栅MOS器件的方法,其特征在于,步骤B中所述纵向深槽的深宽比为1∶1。
9.根据权利要求1所述的制作纵向双栅MOS器件的方法,其特征在于,步骤C中所述形成的氧化硅的厚度为7至15nm。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院半导体研究所,未经中国科学院半导体研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200610114187.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:节能监测系统
- 下一篇:基于IP多媒体子系统的跨分组域切换方法、系统及设备
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造