[发明专利]多晶硅－绝缘层－金属结构的电容及其制作方法

说明书

技术领域

本发明涉及一种CMOS集成电路中的多晶硅-绝缘层-金属结构的电容；本发明还涉及该电容的制作工艺方法。

背景技术

在传统的CMOS集成电路制作工艺中，一般通过双层多晶硅之间加绝缘介质层(PiP)、双层金属之间加绝缘介质层(MiM)，或多晶硅与扩散区之间加绝缘介质层来实现比较精密的，高单位面积电容值的电容结构。

在这些电容制作方法中，不同的工艺方法存在不同的优缺点：用双层多晶硅工艺或双层金属工艺可以得到相对精确的电容值，但是工艺比较复杂。而用多晶硅与扩散区之间加栅极氧化层做成的MOS电容虽然无需额外工艺，可这种电容存在非线性的电压特性。

发明内容

本发明要解决的技术问题是提供一种多晶硅-绝缘层-金属结构的电容，制造工艺相对简单，精度高，单位面积电容值高，电压线性特性好；为此，本发明要提供一种该电容的制作工艺方法。

为解决上述技术问题，本发明的多晶硅-绝缘层-金属结构的电容包括以多晶硅或金属硅化物栅层构成的下极板，在多晶硅或金属硅化物栅层表面上方的层间介质膜中形成的沟槽，依次淀积在所述沟槽内的电容介质膜、金属阻挡层和金属；所述金属阻挡层和金属作为电容的上极板。

本发明制作上述电容的方法包括如下步骤：首先，在已完成用多晶硅或金属硅化物作栅极的晶体管结构的硅片上淀积层间介质膜，并使其上表面平坦化；

通过光刻并刻蚀该层间介质膜形成直达多晶硅或金属硅化物表面的沟槽结构，在该沟槽内淀积电容介质膜；或者通过光刻并刻蚀层间介质膜形成位于多晶硅或金属硅化物表面上方的但不接触多晶硅或金属硅化物表面的沟槽结构，即所述沟槽内的底部与多晶硅或金属硅化物表面之间留有一定厚度的介质膜；该残留的介质膜作为电容介质膜。

在硅片上淀积适当厚度的金属阻挡层(Barrier Layer)和金属；

用CMP或反刻(ETCH BACK)方法去掉硅片表面的金属阻挡层和金属。沟槽中的金属阻挡层和金属将被保留。

本发明所述的电容，和PiP或MiM结构类似，属于简单平板电容结构，电压线性特性好。同时，由于对面积和电容介质膜的厚度控制方法可以和制作PiP或MiM电容一样，所以本发明所述的电容能达到和PiP或MiM电容同样等级的精度和单位电容值。

另一方面，和本申请人的另一发明申请(关于新的金属连线方法)相结合，在制作接触孔和第一层金属连线的工艺过程中，再加一次额外的光刻和电容介质膜淀积，即可完成该电容的制作，使本发明的工艺相对简单。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1～4是本发明的方法工艺流程示意图；其中，

图1是在硅片上面淀积层间介质膜并用CMP方法表面平坦化；

图2是沟槽光刻和刻蚀；

图3是电容介质膜的淀积；

图4是金属阻挡层和金属的淀积，CMP或反刻。

具体实施方式

本发明的多晶硅-绝缘层-金属结构的电容(参见图4)，以多晶硅或金属硅化物作为所述电容的下极板，包括用多晶硅或金属硅化物作栅极的晶体管结构，在多晶硅或金属硅化物下极板上方的层间介质膜中形成的沟槽，依次淀积在所述沟槽内的电容介质膜、金属阻挡层和金属。

如图1-4所示，本发明的多晶硅-绝缘层-金属结构电容的制作工艺方法，以多晶硅或金属硅化物作为所述电容的下极板，在已完成用多晶硅或金属硅化物作栅极的晶体管结构的硅片上，淀积适当厚度(8000～20000埃)的层间介质膜。该层间介质膜可以是单层介质膜如化学汽相淀积的二氧化硅(包括但不限于BPSG，TEOS等等)，也可以是由2-4层不同介质(如化学汽相淀积的二氧化硅/氮化硅或氮氧化硅/二氧化硅)构成的复合膜。并用CMP方法减薄到适当厚度(在硅衬底表面厚度为3500～8000埃)并使其上表面平坦化。

通过光刻并刻蚀所需的局部图形，形成直达多晶硅或金属硅化物表面的沟槽结构，再在所述的沟槽内淀积适当厚度(100～1000埃)的电容介质膜；或者在刻蚀层间介质膜形成沟槽结构时，使所述沟槽位于多晶硅或金属硅化物表面上方即所述沟槽内的底部与多晶硅或金属硅化物表面之间留有一定厚度(100～1000埃)的介质膜，该残留的介质膜即作为电容介质膜。

再在硅片上淀积作为电容上极板的金属阻挡层和金属。

用CMP或反刻方法去掉硅片表面的金属阻挡层和金属；留在沟槽中的金属和金属下面的电容介质膜，多晶硅或金属硅化物即构成金属-绝缘层-多晶硅电容。

在本发明所述的方法中，电容介质和电容上极板是通过先刻蚀绝缘介质层形成沟槽，然后在沟槽中填积电容介质和金属的方法形成的。