[发明专利]形成源漏底部绝缘隔离的方法

说明书

技术领域

本发明涉及半导体制造工艺方法，尤其涉及一种形成源漏底部绝缘隔离的方法。

背景技术

现有的超浅结形成工艺需要能量极低的注入或注入前非晶化，以及注入后快速热处理，这无论对制造设备还是工艺参数的控制都是极大的挑战。另外，源/漏极对阱区的漏电控制也使的工艺变得更加复杂和困难，特别是源/漏注入计量和分布、合金层的厚度以及均一性都需要得到很好的控制。随着半导体特征尺寸的不断缩小，抬升的源/漏极以及金属栅已被应用于先进半导体工艺集成中，但是，降低短沟道效应(Short ChannelEffect，SCE)以及控制源/漏极的漏电流仍是半导体技术的难题。

如图1所示，包含外延源漏和金属栅的传统器件的结构，存在以下三个主要缺点：1)难以控制源漏延伸区结深；2)源漏结漏电增加功率损耗；3)源漏结电容降低器件速度。

发明内容

本发明要解决的技术问题是提供一种形成源漏底部绝缘隔离的方法，能进一步压缩超浅结(Ultra Shallow Junction，USJ)的结深，从而有效削弱短沟道效应的影响。

为了解决上述技术问题，本发明的形成源漏底部绝缘隔离的方法，依次包括：浅沟道绝缘形成、栅极绝缘氧化层形成和栅极多晶硅沉积及图形化刻蚀、源漏延伸区自对准注入、侧墙及外延源漏形成、高介电常数介质及金属栅形成，还包括：在栅极刻蚀后，源漏延伸区注入前，进行氧自对准注入，形成源漏区底部的绝缘隔离层。

本发明的形成源漏底部绝缘隔离的方法，既能有效削弱短沟道效应，又可阻止源/漏极与阱区的漏电，降低源/漏极的PN结电容，且扩大工艺窗口，使晶体管的性能进一步提高。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细说明。

图1是传统器件的结构示意图；

图2是应用本发明方法制成的器件的结构示意图；

图3是本发明形成源漏底部绝缘隔离的方法的流程图；

图4是本发明形成源漏底部绝缘隔离的方法的工艺流程示意图。

具体实施方式

如图3、4所示，本发明形成源漏底部绝缘隔离的方法，依次包括：浅沟道绝缘(Shallow Trench Isolation，STI)形成(图4a)、栅极绝缘氧化层形成和栅极多晶硅沉积及图形化刻蚀(图4b)、源漏延伸区(Source/Drain Extension，SDE)自对准注入(图4d)、侧墙及外延源漏形成(图4e)、高介电常数介质及金属栅形成(图4f)，还包括：在栅极刻蚀后，源漏延伸区注入前，进行氧自对准注入(图4c)，形成源漏区底部的绝缘隔离层。浅沟道绝缘、栅极绝缘氧化层和栅极多晶硅沉积及图形化都是成熟的传统工艺，外延源漏是通过选择性外延的技术在源漏区生长单晶硅完成，而高介电常数介质及金属栅，是通过将假栅以及栅极绝缘氧化层刻蚀后，沉积高介电常数介质及金属并通过化学机械研磨实现。氧的注入可以通过离子注入机在无掩膜的情况下，将氧离子以零度角全面注入进源漏区下方实现，其注入计量和深度需根据超浅结的深度、漏区工作时的电压，以及二氧化硅的体积膨胀等众多因素综合考虑。由于注入时，栅极作为屏蔽层阻止了氧向栅极下方的区域进行注入，使该绝缘隔离层在栅极正下方断开，从而保证在后续的退火过程中源漏区可以恢复单晶状态，此时的栅极将最终被金属栅所取代，所以氧被注入其中不会对最终的器件产生影响。

图2所示为应用本发明的方法制成的器件结构示意图，与传统器件结构相比较，本发明器件的源/漏极底部多了一层“绝缘氧化层”。

本发明形成源漏底部绝缘隔离的方法，通过增加自对准注入氧的步骤在源/漏极底部形成一个绝缘隔离层，进一步压缩超浅结的结深，有效削弱短沟道效应，同时，绝缘隔离层能阻止源/漏极与阱区的漏电，并降低源/漏极的PN结电容。