[发明专利]非挥发性半导体存储器及其制作方法

说明书

技术领域

本发明涉及非挥发性半导体存储器，具体地说，本发明涉及一种含有纳米单晶硅浮栅的非挥发性半导体存储器及其制造方法。

背景技术

非挥发性存储器例如可擦除可编程只读存储器(electrically programmableread-only memory，EPROM)、电可擦可编程只读存储器(electrically-erasableprogrammable read-only memory，EEPROM)以及快闪存储器(flash memory)目前广泛用做计算机系统的数据存储器件，在系统关闭或无电源供应时仍能保存数据信息。

一个非挥发性存储器(non-volatile memory；NVM)通常也是一个MOS管，具有一个源极，一个漏极，一个控制栅(control gate)以及一个浮栅(floatinggate)，浮栅被绝缘体隔绝于其他部分。

传统的非挥发性存储器采用多晶硅浮栅，以快闪存储器为例，参考附图1，包含两个多晶硅栅，其中1为控制栅，与字线相连，用来控制存储单元的导通以及存储单元的编程读出等操作，7为浮栅，完全被隧道氧化层3和阻挡氧化层2包围，能够存储注入的电子，5为半导体基板，4和6分别为源极和漏极。所述的隧道氧化层3和阻挡氧化层2材料为二氧化硅。如果浮栅7上没有存储电子电荷，控制栅1对应一个较低的阈值电压；当浮栅7上存储了电子电荷，则控制栅阈值电压增大，这样在读取的时候，控制栅1上加上一个介于高阈值电压和低阈值电压之间的读取电压，浮栅7中有电子的单元因为阈值电压高而不导通，所以没有读出电流，因此该单元就存了信息“0”；当浮栅7中没有存储电子的时候，阈值电压低，浮栅7中有电子的单元导通，有较大的读出电流，该单元就存了信息“1”。随着技术的发展，对存储器的数据存储以及保持能力的要求越来越高，这种传统的存储器越来越不能满足社会发展的需要。

为了增加浮栅保持电子的能力，申请号为200510082811.1的中国专利申请文件提供了一种改进的快闪存储器，参考附图2所示，1为多晶硅控制栅，2为阻挡氧化层，3为隧道氧化层，5为半导体基板，4和6分别为源极和漏极，7为多晶硅浮栅。所述的多晶硅浮栅7沿沟道方向采用P⁺N⁺P⁺掺杂多晶硅来代替传统的单一掺杂的多晶硅浮栅，其中P⁺和N⁺的掺杂浓度都大于10¹⁹/cm³，如图2中8为P⁺掺杂多晶硅，9为N⁺掺杂多晶硅。P⁺N⁺P⁺掺杂多晶硅可通过光刻定义不同浮栅窗口，分别进行P⁺和N⁺两次离子注入形成。这种存储器的电子保持能力虽然得到了一定的提高，但是由于其控制栅为多晶硅，数据储存能力还不能满足技术发展的需要。

发明内容

本发明解决的问题是针对现有技术中非挥发性半导体存储器的数据储存能力不能满足技术发展的需要的缺陷，提供一种非挥发性半导体存储器及其制作方法，这种非挥发性半导体存储器实现了单电子存储，而且纳米单晶硅浮栅中的纳米单晶硅离子的密度可调整形成工艺进行调节。

针对上述问题，本发明提供了一种非挥发性半导体存储器的制作方法，包括下列步骤：

在半导体基体形成隧道氧化层；

在隧道氧化层上形成纳米单晶硅层，所述纳米单晶硅层为小丘状的纳米单晶硅颗粒；

形成覆盖纳米单晶硅层的层间介电层；

在层间介电层上形成多晶硅层；

图案化多晶硅层，形成控制栅；

图案化层间介电层，形成阻挡氧化层；

图案化所述纳米单晶硅层，形成浮栅；

掺杂半导体基板形成分离的源极和漏极；

图案化隧道氧化层，形成栅氧化层，所述控制栅、阻挡氧化层、浮栅以及栅氧化层共同构成半导体存储器的栅极结构，在栅极结构上加电压时，源极和漏极之间能形成导电沟道。

另一方面，本发明还提供了一种非挥发性半导体存储器，包括设置在半导体基体内并分离的源极和漏极以及半导体基体上的栅极结构，栅极结构加电压时，能在源极和漏极之间形成导电沟道，所述的栅极结构包括：位于半导体基体上的栅氧化层；位于栅氧化层上的浮栅，以及隔离浮栅和控制栅的阻挡氧化层，所述的浮栅为小丘状的纳米单晶硅颗粒。

与现有技术相比，本发明具有以下优点：