[发明专利]一种8位兼容C51指令集微控制器

权利要求书

1.一种8位兼容C51指令集微控制器，其特征在于，至少包括算术逻辑部件，算术逻辑选择，8×8比特乘法/除法器，内部数据存储器，寄存器接口，特殊功能寄存器，执行指令/直接寄存器，指令状态机，中断控制器，指令解码器，程序存储器单元，定时器/计数器，外部端口，两个串行接口，所述定时器/计数器包括3个16位定时器，1个16位的看门狗定时器；

所述的程序存储器单元用于存储在微控制器上运行的程序，将程序从程序存储器单元读出后，在指令状态机的控制下，送到指令解码器中进行解码，解码完毕后，经过执行指令/直接寄存器，特殊功能寄存器的控制，再经过算术逻辑选择的选择，送入到算术逻辑部件中进行运算，运算后的结果将送到内部数据存储器和特殊功能寄存器中，寄存器接口和内部数据存储器交互控制；

所述的8×8比特乘法/除法器用于对特殊功能寄存器和内部数据存储器需要的乘法除法做专用运算；

所述定时器/计数器，用于对微控制器内部精确设定时间的控制；

所述的指令状态机由时钟控制模块驱动，中断控制器由中断源触发驱动，串行接口由串行输入接口驱动，与外部端口连接，外部端口连接输出输入端口线，组成输入输出端口。

2.如权利要求1所述的微控制器，其特征在于，还包括外部特殊寄存器、外部数据存储器和程序存储器，所述的外部特殊寄存器用于存储用户扩展的特殊寄存器，所述的外部数据存储器用于存储微控制器内核产生的需要外部存储的数据，所述的程序存储器用于存储程序。

3.如权利要求1所述的微控制器，其特征在于，所述的外部端口包括四组8位的标准输入输出端口和一个4位的输入输出端口。

4.如权利要求1所述的微控制器，其特征在于，所述的看门狗电路在芯片进入到异常故障的时候复位微控制器芯片，使其重新工作，看门狗定时器需软件在一定的间隔内复位其控制位；当微控制器芯片处于调试模式时，看门狗定时器停止工作，在所述模式下不需复位其控制位。

5.如权利要求1所述的微控制器，其特征在于，所述的中断控制器的中断源包括12个中断，分别为不可屏蔽中断NMI，外部中断0，时钟0中断，外部中断1，时钟1中断，全双工异步串行通讯UART中断，时钟2中断，外部中断2，外部中断3，全双工异步串行通讯UART2中断，外部中断4，外部中断5。

6.如权利要求5所述的微控制器，其特征在于，所述不可屏蔽NMI中断的优先级最高，看门狗定时器的预警信号、程序存储器的读写错误会触发不可屏蔽NMI中断。

7.如权利要求5所述的微控制器，其特征在于，所述不同的中断的触发类型可由相应的中断状态标志位监测，每一中断由其使能控制位使能或者禁止。

8.如权利要求5所述的微控制器，其特征在于，所述中断分为两种模式。

9.如权利要求8所述的微控制器，其特征在于，所述中断模式一为：中断事件信号发生后，设置中断状态标记，此刻中断被标记成一个未决的中断，当相应的中断源被允许中断的时候，此中断才会对CPU内核有效，当中断被响应后，硬件会自动将中断清零，CPU中的时钟0中断，时钟1中断，外部中断0，外部中断1的中断状态标志位为TF0，TF1，IE0，IE1，此四位都在中断控制寄存器里，如果中断被响应，此四个标志位就会被清零，如果中断没有被响应，就需要用软件的方式将其清零，URAT在串行控制寄存器里的两个状态标志位RI和TI即使中断被响应后也不会被硬件清零，必须通过软件的形式将其清零。

10.如权利要求8所述的微控制器，其特征在于，所述中断模式二为：中断状态标志和未决的中断请求是相互独立的，时钟2引发的中断会设置相应的中断状态标志位，只要本中断结点开放，就会引发CPU的中断，当本中断被响应后，未决的中断信号就会被硬件清零，而中断标志位仍然需要软件的方式将其清零。

11.如权利要求1所述的微控制器，其特征在于，所述微控制器的工作方式分为正常工作模式、空闲模式和掉电模式。

12.如权利要求1所述的微控制器，其特征在于，所述的微控制器还包括时钟控制模块，其时钟为内部阻容振荡时钟RC或外部高精度振荡时钟。