[发明专利]双镶嵌结构的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种双镶嵌结构的形成方法。

背景技术

随着集成电路的制作向超大规模集成电路(ULSI)发展，内部的电路密度越来越大，所含元件数量不断增加，使得晶片的表面无法提供足够的面积来制作所需的互连线(Interconnect)。因此，为了配合元件缩小后所增加的互连线需求，两层以上的多层金属互连线的设计，成为超大规模集成电路技术所必须采用的方法。其中，进入0.18微米工艺技术后，采用铜和低介电常数(低k值，low dielectric constant)介电层的双镶嵌结构，因其可以减小金属电阻及芯片的互连延迟，成为高集成度、高速逻辑集成电路芯片制造的最佳方案。

双镶嵌结构通过在层间介电层内刻蚀形成通孔和沟槽，填充入导电材料，并利用化学机械研磨方法去除额外的导电材料，实现既能为每一金属层产生通孔又能产生引线。下面简单介绍一种常用的双镶嵌结构的形成方法，图1A至1E为说明传统的双镶嵌结构形成方法的器件剖面示意图，如图1A所示，首先在要形成双镶嵌结构的衬底101上沉积一层刻蚀停止层102，该层通常采用氮化硅材料或含氮的碳硅化合物材料。然后，在该停止层102上沉积一层间介电层103，该层要求为低k值的介电材料层，可以是利用化学气相沉积方法形成的氧化硅材料，也可以是利用旋涂方法将胶状的氧化硅基材料涂布在衬底上，并烘烤成形的具有较低k值的多孔材料。

接着，在该介电层103上涂布光刻胶并进行图形化处理，再以该光刻胶为掩膜对介电层103进行刻蚀形成通孔，图1B为形成通孔后的器件剖面图，如图1B所示，在本步刻蚀工艺中，在通孔104的侧壁处产生一些刻蚀后聚合物105，其会对后面的工艺产生不良影响，为此，美国专利6713402中，公开了一种在刻蚀后对衬底送入等离子体清洗室进行清洗以去除该刻蚀后残留物的方法，但是该方法会对衬底本身有一定的损伤，并不可取。另外，在该步刻蚀工艺中，刻蚀停止层中的含氮化合物会在等离子体作用下与刻蚀气体发生反应，在侧壁层中形成氨类的化合物，其同样会对后面的工艺产生不良影响，而该发明中的等离子清洗的方法并不能将侧壁层中包含的氨类的化合物去除干净。

再接着，对衬底进行涂布光刻胶及图形化出沟槽的处理。在沟槽形成工艺中，因受到前面刻蚀时残留的聚合物及产生的氨类的化合物的影响，会产生一些不正常的现象。图1C为本步光刻图形化后的器件剖面示意图，如图1C所示，因光刻胶107在曝光后呈酸性，其在遇到聚合物和侧壁层中的氨类的化合物时，会发生反应，结果导致显影不完全，在边角处留下了一些光刻胶的残渣110。在显微镜下观察，表现为光刻图形的边缘有弯曲和虚边现象。即使在本步光刻前对衬底进行了等离子清洗去除残留聚合物的处理，但因通孔底部侧壁层中氨类的化合物的存在，仍会出现这一问题，可称之为光刻胶被毒化。

然后，以光刻图形为掩膜进行沟槽的刻蚀，并在沟槽形成后，利用湿法腐蚀的方法将通孔底部的刻蚀停止层腐蚀去除并进行金属化。图1D为刻蚀形成沟槽后的器件剖面示意图，如图1D所示，由于图形边缘处光刻胶残渣的存在，以光刻图形为掩膜形成的沟槽108同样也会在边角处出现未刻蚀干净的边角物120，导致刻蚀不完全而引起沟槽图形的变形。

图1E为形成双镶嵌结构后的器件剖面示意图，如图1E所示，形成沟槽后，利用电化学镀(ECP，Electro Chemical Plating)的方法在通孔和沟槽内填充铜金属109，再利用化学机械研磨(CMP，Chemical Mechanical Polishing)的方法去除多余的金属，并将其磨平，形成双镶嵌结构。但是，由于沟槽108出现了形变，其实际尺寸偏离了设计值，会导致铜的填充质量下降，在随后进行的CMP工艺中，尤其对于尺寸较小的沟槽，易出现铜线断裂的现象，如图中130所示。在显微镜下观察，表现为衬底表面金属连线变细，甚至中断，结果导致电路无法正常工作。