[发明专利]闪存工艺中接触孔阻挡层的制造方法

说明书

技术领域

本发明涉及一种半导体制造工艺，特别涉及一种闪存工艺中接触孔阻挡层的制造方法。

背景技术

目前在通用逻辑芯片制造工艺中，通常使用氮化硅在金属沉积前的介电质层(Pre-Metal Dielectric，简称PMD)的最底层作为接触孔刻蚀的阻挡层。该氮化硅阻挡层的典型的制造流程为：在做完硅化物工艺之后，首先在晶圆表面用等离子体增强的方法淀积一层氮化层，比如500A°的氮化层；再淀积一层硼磷玻璃(BPSG)，比如9000A°的BPSG；然后将前述BPSG用化学机械抛光(CMP)的方法磨去一部分，比如磨去4000A°的BPSG以进行平坦化，最后用常压的方法淀积一层氧化物，比如说1000A°的氧化物。上述制造流程可用图1表示。

但是在闪存工艺中，如果采用上述流程来制造阻挡层，由于电子陷阱的原因，会增加闪存的漏电流，使得闪存的漏电流很大。

发明内容

本发明要解决的技术问题是提供一种漏电流小的闪存工艺中接触孔阻挡层的制造方法。

为解决上述技术问题，本发明在完成硅化物工艺后，在晶圆表面用常压淀积的方法淀积作为隔离层的氧化物，然后淀积氮化层，接着淀积硼磷硅玻璃，将前述硼磷硅玻璃平坦化后，再淀积一层氧化物。

作为隔离层的氧化物的厚度H应为：1500埃≥H≥100埃。

本发明由于在闪存的阻挡层与晶体管之间淀积了一层做为隔离层的氧化物，该氧化物能起到防止闪存中产生过大漏电流的作用。

附图说明

图1是传统的逻辑芯片阻挡层的制作流程示意图；

图2是本发明所提供的方法的流程示意图。

具体实施方式

下面结合附图对本发明作进一步详细的说明。

本发明所提供的方法的流程如图2所示，与传统制作工艺不同，本发明在氮化物下面先淀积一氧化层作为阻挡层和晶体管之间的隔离层，

具体制作流程如下：

在做完硅化物工艺之后，先用常压淀积方法(APM)淀积一层100A°～1500A°的氧化层，如淀积1000A°的氧化层；

再淀积氮化物，如500A°的氮化硅；

然后淀积BPSG，如9000A°的BPSG；

随之采用CMP方法将BPSG平坦化，留下3000A°～7000A°的BPSG；

最后再采用APM方法淀积一层氧化物，如1000A°～2000A°的氧化物。

按照上述流程制作的闪存，在氮化物和晶体管之间有一层常压氧化物作为隔离层，可以将闪存的漏电流降低到2毫安以下。