[发明专利]分离栅浮栅尖端的制造方法

说明书

技术领域

本发明涉及一种半导体嵌入式闪存工艺，尤其涉及一种分离栅浮栅尖端的制造方法。

背景技术

分离栅闪存通过浮栅尖端到控制栅之间的F-N隧道效应来实现擦除。

如图1所示，目前的浮栅尖端的制造流程为：

步骤1、隧道氧化层，在硅衬底表面热氧化生长一层氧化层；

步骤2、浮栅淀积，低压化学气相淀积一层多晶硅；

步骤3、热氧化生长一层氧化物；

步骤4、低压化学气相淀积一层氮化硅；

步骤5、光刻定义浮栅图形和氮化硅刻蚀；

步骤6、热氧化生长一层氧化物；

步骤7、去掉氮化硅；

步骤8、以氧化物为阻挡层，进行多晶硅刻蚀。

按上述方法制造的浮栅尖端的角度大约是60度。浮栅尖端越尖，越容易擦除，从而反复擦除的次数越多。如何改进浮栅尖端的制造工艺，使制造的浮栅尖端更尖，从而提高反复擦写的次数，是一个值得研究和探讨的课题。

发明内容

本发明要解决的技术问题是提供一种分离栅浮栅尖端的制造方法，采用该方法制造的浮栅尖端更尖，从而能提高反复擦写的次数。

为解决上述技术问题，本发明提供一种分离栅浮栅尖端的制造方法，包括如下步骤：步骤1，隧道氧化层，在硅衬底表面热氧化生长一层氧化层；步骤2，浮栅淀积，低压化学气相淀积一层多晶硅；步骤3，热氧化生长一层氧化物；步骤4，低压化学气相淀积一层氮化硅；步骤5，光刻定义浮栅图形和氮化硅刻蚀；步骤6，热氧化生长一层氧化物；步骤7，去掉氮化硅；步骤8，以氧化物为阻挡层，进行多晶硅刻蚀；

本发明在步骤5和步骤6之间依次增加二步：步骤A，刻掉氮化硅底下的一部分氧化物，步骤B，在硅片表面淀积一薄层绝缘层；在步骤6和步骤7之间增加一步：步骤C，去掉硅片表面的一层氧化物。

步骤A采用各向同性刻蚀，对30埃-1000埃水平方向上的氧化物进行刻蚀。

步骤A采用200∶1HF经过10分钟刻掉200埃的氧化物。

步骤B中所述的薄层绝缘层为多晶硅、无定形硅或者氮化硅，该薄层绝缘层的厚度为10埃-500埃。

步骤B采用低压化学气相淀积60埃的无定形硅。

步骤C采用HF去掉100埃的氧化物。

和现有技术相比，本发明具有以下有益效果：采用本发明方法制造的浮栅尖端的角度由目前的大约60度减小到40度以下，浮栅尖端更尖了，更容易擦除，从而能显著提高反复擦写的次数，反复擦写的次数从目前的100K提高到300K。

附图说明

图1是现有的分离栅浮栅尖端的制造工艺流程图；

图2是本发明分离栅浮栅尖端的制造工艺流程图。

具体实施方式

下面结合附图和实施例对本发明作进一步详细的说明。

本发明在现有工艺流程步骤5之后，增加两道工序：

1、刻掉氮化硅底下的一部分氧化硅；

2、在硅片表面淀积一薄层绝缘层。

然后进行现有工艺流程步骤6，在步骤6和步骤7之间增加一步：去掉硅片表面的一层氧化物。

如图2所示，本发明的工艺流程详细描述如下：

步骤1，隧道氧化层，在硅衬底表面热氧化生长一层氧化层，例如，厚度为85埃；

步骤2，浮栅淀积，低压化学气相淀积一层多晶硅，例如，厚度为1200埃；

步骤3，热氧化生长一层氧化物，例如，厚度为40埃；

步骤4，低压化学气相淀积一层氮化硅，例如，厚度为800埃；

步骤5，光刻定义浮栅图形和氮化硅刻蚀；

步骤6，刻掉氮化硅底下的一部分氧化物，该步骤采用各向同性刻蚀，对30埃-1000埃水平方向上的氧化物进行刻蚀，例如，可以采用200∶1HF经过10分钟刻掉200埃的氧化物。

步骤7，在硅片表面淀积一薄层绝缘层，该薄层绝缘层可以是多晶硅、无定形硅或者氮化硅，该薄层绝缘层的厚度为10埃-500埃，例如，该步骤采用低压化学气相淀积60埃的无定形硅。

步骤8，热氧化生长一层氧化物，例如，厚度为1250埃；

步骤9，去掉硅片表面的一层氧化物，例如，可以采用HF去掉100埃的氧化物；

步骤10，去掉氮化硅，例如，可以用热磷酸去掉氮化硅；

步骤11，以氧化物为阻挡层，进行多晶硅刻蚀。