[发明专利]栅极及其制造方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种底部具有凹槽的栅极(notched gate)及其制造方法。

背景技术

随着半导体制造工艺的发展，半导体器件的集成度越来越高，尺寸越来越小，这需要半导体制造工艺中的线宽越做越小。通常，半导体器件中的栅极的尺寸代表该半导体器件制造工艺的工艺水准，减小半导体器件栅极首先需要提高光刻工艺的分辨率，例如采用短波长的光源以及先进的掩模板修正技术，但这需要很大的经济和时间成本。现有一种减小栅极的线宽的方法为在光刻工艺定义好的栅极的基础上，采用选择性刻蚀的方法在所述形成的栅极底部形成凹槽，以此减小栅极的底部线宽，从而减小栅极下面的导电沟道的宽度，提高响应速度。专利号为US6875668B2的美国专利公开了一种形成底部具有凹槽的栅极的方法。图1至图6为所述美国专利公开的方法的各步骤相应的结构的剖面示意图。

如图1所示，首先提供一半导体衬底100，在所述半导体衬底100上依次形成氧化层102，多晶硅层104，硬掩膜层106。所述硬掩膜层106是氮化硅。

在所述硬掩膜层106上旋涂光刻胶层并图形化，形成如图2所示的光刻胶图形108，以所述光刻胶图形108为抗蚀剂，刻蚀所述硬掩膜层106形成硬掩膜图形106a，并刻蚀所述多晶硅层104，刻蚀后形成多晶硅层104a，并保留部分多晶硅层103。

去除所述光刻胶图形108，然后如图3所示，在所述多晶层104a侧壁、多晶硅层103和所述硬掩膜图形106a上形成一介质层110。接着，如图4所示，图形化并刻蚀所述介质层110，使得介质层110只保留所述多晶硅层104a侧壁的部分，形成侧壁介质层112。

如图5所示，以所述硬掩膜图形106a，侧壁介质层112作为保护层，湿法刻蚀所述多晶硅层103，在所述侧壁介质层112下面形成凹槽114。

如图6所示，去除所述硬掩膜图形106a和侧壁介质层112，形成下面具有凹槽114的栅极115。形成的栅极底部具有凹槽，使得形成的栅极底部具有较小的线宽。

上述形成底部具有凹槽114的栅极115的方法通过湿法刻蚀底部的多晶硅材料，形成凹槽114，减小栅极115底部的线宽。但是，在湿法刻蚀中不易控制刻蚀速率和刻蚀终点，无法准确控制形成的凹槽114在水平方向的深度和垂直方向的高度，从而无法精确控制形成的栅极115的底部的线宽。

发明内容

因此，本发明的目的在于提供一种栅极及其制造方法，以解决现有栅极制造方法中无法准确控制形成的栅极的底部线宽的问题。

为达到上述目的，本发明提供的一种栅极的制造方法，包括：提供一半导体基底；在所述半导体基底上形成第一介质层；在所述第一介质层上至少形成一第二介质层；在所述第二介质层和第一介质层中形成沟槽，所述沟槽底部露出所述基底表面；去除所述第二介质层；在所述第一介质层的沟槽中及所述第一介质层上形成导电层；在所述导电层上旋涂光刻胶层并图形化，形成栅极图形，所述栅极图形位于所述第一介质层的沟槽的上方；通过刻蚀去除未被所述栅极图形覆盖的导电层和第一介质层。

在所述半导体基底上形成厚度为5至100nm的第一介质层。

所述第一介质层为氮化硅、碳化硅、碳氮硅化和物、碳氧硅化合物、氮氧硅化合物中的一种。所述第二介质层为氮化硅、氧化硅、碳化硅、多晶硅中的一种或其组合。所述第一介质层和第二介质层的形成方法为物理气相沉积、化学气相沉积、原子层沉积中的一种。

在所述第二介质层和第一介质层中形成沟槽的步骤如下：在所述第二介质层上旋涂光刻胶层并图形化，形成沟槽图案；以所述具有沟槽图案的光刻胶层为掩膜，干法刻蚀所述第二介质层和第一介质层至露出所述基底表面；去除所述光刻胶层。

所述导电层为多晶硅、多晶硅和金属硅化物的组合、金属中的一种。

所述多晶硅为掺杂多晶硅。

相应的，本发明还提供一种栅极结构，包括：半导体基底；所述半导体基底上的柱状导电层；其中，在所述柱状导电层底部镶嵌有介质层，所述介质层底部与所述半导体基底接触。

所述柱状导电层为多晶硅、金属、多晶硅和金属硅化物堆栈结构中的一种。所述介质层为氮化硅、碳化硅、碳氮硅化和物、碳氧硅化合物、氮氧硅化合物中的一种。在所述柱状导电层和介质层外侧形成有侧墙保护层。

与现有技术相比，本发明具有以下优点：