[发明专利]生成器件测试图形的方法

说明书

技术领域

本发明涉及一种半导体器件测试方法，特别涉及一种半导体器件测试图形的生成方法。

背景技术

工艺开发需要大量的测试图形来验证版图设计规则，比如，一种高压晶体管往往需要上百个测试图形来验证它所涉及的各种器件参数。对于这些测试图形的生成，目前大多数工艺开发商还是采用手动版图的方法来设计测试图形。

考虑到这些测试图形只是由于器件参数的变化而引起的版图变化，图形的层次和相对位置还是一致的，所以有些EDA供应商提供了一种Pcell(parameterized cell)的功能，就是通过设计一个复杂的参数化单元来实现参数值的变化。这种方法可以解决手动重复操作的问题，然而设计Pcell的时间仍然会很长，且Pcell设计过程中无法预见最终的生成结果。上述方法有一个明显的缺点，就是无法在短时间内实现测试图形的快速生成。

发明内容

本发明要解决的技术问题是提供一种生成器件测试图形的方法，可以在短时间内生成大量测试图形。

为解决上述技术问题，本发明生成器件测试图形的方法，包括以下步骤：

首先绘制一个作为模版的测试图形，其余同类测试图形将以此为基础生成；

设定一平面坐标系并获取模板测试图形中各几何图形顶点的坐标，将几何坐标平面分别在x轴方向按需要变化的各个器件参数进行分段，在y轴方向按需要变化的各个器件参数进行分段；

获取待形成的测试图形中几何图形与模板测试图形中相应几何图形顶点坐标之间的偏置值，偏置值等于相应坐标轴在相应坐标区段内的各个器件参数变化所带来的几何坐标值的变化之和；

获取待形成的测试图形中各几何图形顶点的坐标，得到偏置值后，待形成的测试图形中各几何图形顶点的坐标就等于模板测试图形中相应几何图形顶点坐标加上相应的偏置值，得到待形成的测试图形中各几何图形顶点的坐标后，即完成待形成的测试图形。

本发明直接利用现有测试图形进行几何坐标变换，可以在极短的时间内生成大量测试图形。

附图说明

图1是一种CMOS管的测试用几何平面图示意；

图2是图1所示CMOS管的几何坐标系示意图；

图3是本发明一个实施例中对模板测试图形进行几何坐标变换生成新测试图形的前后对比图。

具体实施方式

下面结合附图对本发明作进一步详细的说明。

工艺开发用的测试图形是由一些几何图形组成的，每一类几何图形都和一个特定的工艺步骤相对应。如图1所示的CMOS管几何平面图，它由多晶硅(poly)、通孔(contact)、扩散层(diffusion)、阱(well)四个矩形组成。当然实际上可能会有更多几何图形，为了叙述简化起见，在此以四个矩形为例进行说明，同时将所有通孔看成一个矩形。这些矩形又是由四个几何顶点连接而成，每一个几何顶点都有自己的x轴坐标和y轴坐标。

假设由于工艺测试的需要，要对图1所示的CMOS管几何平面图中所表示的晶体管宽度(width)和晶体管沟道长度(length)进行尺寸上的变化，且尺寸变化如表1所示：