[发明专利]浮栅闪存器件

说明书

技术领域

本发明涉及一种浮栅闪存器件。

背景技术

现有的浮栅闪存进行“写”操作时的工作过程可参见图1所示，控制栅5上加上一定电压使源极2与漏极1之间的沟道导通，漏极1接高电压，源极2接低电压，电子从源极2流向漏极1并在漏极1附近高电场作用下加速产生热电子，部分热电子穿过浮栅4下面的二氧化硅层3进入浮栅4。而在进行“擦”操作时，如图2所示，控制栅5接低电压，源极2和漏极1接高电压，电子从浮栅4穿过二氧化硅层3流入源极2。由于“擦”和“写”共用一层二氧化硅层3，使得“擦”和“写”不容易分别独立，因此工作效率无法提高。

发明内容

本发明所要解决的技术问题是提供一种浮栅闪存器件结构，能够大幅度提高闪存器件“写”与“擦”的工作效率，从而提高器件的性能。

为解决上述技术问题，本发明浮栅闪存器件的技术方案是，包括源极和漏极，在所述源极和漏极之间间隙的上方设置有多晶硅浮栅和控制栅，所述浮栅与所述源极和漏极之间隔有二氧化硅层，其特征在于，所述浮栅为两端有向上突起的尖角的“凹”字形，所述控制栅完全罩住所述浮栅，所述浮栅与所述控制栅之间隔有二氧化硅。

本发明提供的浮栅闪存器件大幅度提高闪存器件“写”与“擦”的工作效率，从而提高器件的性能。

附图说明

下面结合附图和实施例对本发明作进一步详细的说明：

图1和图2为现有的浮栅闪存器件的结构示意图；

图3为本发明浮栅闪存器件的结构示意图；

图4至图10为制作本发明浮栅闪存器件中浮栅的示意图。

图中附图标记为，1.漏极；2.源极；3.二氧化硅层；4.浮栅；5.控制栅；51.控制栅本体部分；52.控制栅覆盖部分；6.二氧化硅；7.多晶硅；8.二氧化硅层；9.氮化硅；10.浅沟；11.二氧化硅。

具体实施方式

本发明浮栅闪存器件的结构可参见图3所示，包括源极2和漏极1，在所述源极2和漏极1之间间隙的上方设置有多晶硅浮栅4和控制栅5，所述浮栅4与所述源极2和漏极1之间隔有二氧化硅层3，所述浮栅4为两端有向上突起的尖角的“凹”字形，所述控制栅5完全罩住所述浮栅4，所述浮栅4与所述控制栅5之间隔有二氧化硅6。所述控制栅5的下缘为平的。

本发明浮栅闪存器件结构在进行“擦”操作时的工作过程可参见图3所示，控制栅5接高电压，源极2和漏极1接高电压，电子从浮栅4的两侧的尖端穿过硅氧化隔离区6流入控制栅5。本发明的“擦”和“写”使用了不同的二氧化硅层3，在“写”的时候使用二氧化硅层3，而在“擦”的时候则使用了硅氧化隔离区6，因此使得“擦”和“写”能够分别独立进行，大大提高了闪存器件的工作效率。

本发明浮栅闪存器件中浮栅可以采用如下的方法进行制作，具体步骤包括：

(1)淀积多晶硅7，生长二氧化硅层8，之后淀积氮化硅层9，如图4所示，生长二氧化硅层8可采用热氧化的方法；

(2)干刻去掉浮栅位置区域的氮化硅，如图5所示；

(3)干刻去除浮栅位置区域的二氧化硅，并且在多晶硅7上位于浮栅位置区域非垂直干刻出浅沟10，所述浅沟的底部为平底的，侧壁具有坡度，如图6所示；

(4)再次淀积二氧化硅11填满浅沟，如图7所示；

(5)化学机械研磨去除浮栅位置以外第(4)步淀积的二氧化硅，完全露出氮化硅层9，从而形成了隔离在所述浮栅与控制栅之间的二氧化硅6，如图8所示；

(6)刻蚀掉浮栅位置区域以外第(1)步淀积的氮化硅层和二氧化硅层，只剩下带有浅沟的多晶硅7和二氧化硅6，如图9所示；

(7)刻蚀去掉未被第(5)步得到的二氧化硅6覆盖的多晶硅7，从而得到浮栅4，如图10所示。

通过上述方法制作出的浮栅闪存器件能大幅度提高闪存器件“写”与“擦”的工作效率，从而提高器件的性能。