[发明专利]一种二极管串结构

说明书

技术领域

本发明涉及一种应用于模拟电路、静电保护电路或高速电路等方面的二极管串结构，特别涉及一种多晶硅二极管串结构，即利用多晶硅做二级管串的结构。

背景技术

目前在模拟电路、静电保护电路和高速电路的实际设计和运用中流行使用常规的二极管作为二极管串的基本结构，该种二极管串结构一般在硅衬底上形成，其结构如图1所示，其中：1、阳极，2、金属多晶硅化物，3、P型注入区，4、N型注入区，5、N阱注入区，6、P型硅衬底，7、阴极；所示金属多晶硅化物2是用于减少接触孔与注入区的电阻。如图所示，该种结构可实施在硅衬底上，并进行杂质注入最终形成二极管串。该种结构的特点在于不用增加新工艺，利用CMOS工艺中的阱注入和表面的N型注入、P型注入即可形成PN结。但是上述常规的二极管结构也存在一些缺点，如由于该结构每个N阱注入区之间的最小间隔有尺寸限制，且比N型注入区之间的间隔尺寸要求大，因而结构面积较大；再如由于常规的二极管结构N阱注入区与P型的硅衬底之间有个反向的寄生二极管，当在阳极加偏压时，由于P型硅衬底是低电位(接地)，因此会通过寄生三极管PNP形成较大的漏电流，影响电路的正常工作；同样由于在常规的二极管结构中存在N阱注入区与P型硅衬底之间的寄生二极管，还存在寄生电容效应，会影响到高速电路的反应速度。

发明内容

本发明要解决的技术问题是提供一种多晶硅二极管串结构，可克服常规的二极管串结构面积大、漏电流大及存在寄生电容的问题。

为解决上述技术问题，本发明提出了一种二极管串结构，即在硅衬底的场氧化绝缘层上形成多晶硅(Poly)作为若干个二极管单元的载体，二极管单元由P型注入区与N型注入区组成，相邻两个二极管单元的P型注入区与N型注入区交替排列成串，且相邻两个二极管单元之间用金属氧化硅化物(Silicide)来形成连接。上述二极管单元的数目大于等于两个。上述二极管串结构可应用于射频电路或使用正向的二极管串的电路的普通模拟电路和静电保护电路中。

本发明由于在设计上利用了多晶硅结构且本发明的二极管串的结构在场氧化绝缘层上，可以在实现相同个数的二极管串时，比常规的二极管结构面积更小、漏电流更小且寄生电容小。

附图说明

图1是常规的二极管串结构剖面示意图；

图2是本发明的二极管串结构剖面示意图；

图3是本发明一个具体实施例的剖面示意图；

图4是图3的等效电路示意图；

附图标记：

1、阳极，2、金属多晶硅化物，3、P型注入区，4、N型注入区，5、N阱注入区，6、P型硅衬底，7、阴极；

8、阳极，9、金属多晶硅化物，10、P型注入区，11、N型注入区，12、多晶硅，13、场氧化绝缘层，14、硅衬底，15、阴极；

17、阳极，18、金属多晶硅化物，19、P型注入区，20、N型注入区，21、多晶硅，22、场氧化绝缘层，23、硅衬底，24、阴极。

具体实施方式

下面结合附图和具体实施例对本发明作进一步详细的说明。

本发明的二极管串结构是充分利用一种多晶硅材料特点来构建二极管串结构，即利用CMOS工艺中的多晶硅作为二极管的载体，在它上面通过利用本身工艺的注入形成不同的杂质形成PN结，而相邻两个二极管之间用本身工艺的金属氧化硅化物来形成连接。如图2所示，是本发明的二极管串结构剖面示意图，其中：8、阳极，9、金属多晶硅化物，10、P型注入区，11、N型注入区，12、多晶硅，13、场氧化绝缘层，14、硅衬底，15、阴极。本发明二极管单元的数目应当大于等于两个。

实施例：

如图3所示，为本发明一个具体实施例的剖面示意图，该实施例中三个二极管单元组成一个二极管串，其中：17、阳极，18、金属多晶硅化物，19、P型注入区，20、N型注入区，21、多晶硅，22、场氧化绝缘层，23、硅衬底，24、阴极；图4是图3的等效电路示意图。实施中，利用现有CMOS工艺中的多晶硅作为图示三个二极管的载体，在多晶硅上面通过利用注入形成不同的杂质形成三个PN结，相邻两个二极管之间用CMOS工艺的金属氧化硅化物来形成连接。

本发明结构可运用于对器件反应速度要求较高，寄生效应小的射频电路中；普通的模拟电路，静电保护电路中应用到正向的二极管串的电路也可采用此多晶硅结构。