[发明专利]一种突波滤波器及具有该滤波器的时钟数据恢复电路

说明书

技术领域

本发明属于集成电路制造领域，涉及数字时钟数据恢复电路，具体地说，是一种防止突波干扰的滤波器及具有该滤波器的时钟数据恢复电路。

背景技术

数字时钟数据恢复(CDR，Clock and Data Recovery)电路的数据恢复主要通过过采样(over-sampling)来探测数据跳变相位(data transition phase)，并选择合适的采样相位(sampling phase)来采样和恢复数据。图1为一种现有的采用8倍过采样率的数字CDR电路，该电路将抖动(jitter)限定在每个数据跳变边沿的两个时钟相位内。图中，φ₀到φ₇分别对应8个过采样相位，相邻两个φ₀之间为一个数据，抖动只会发生在数据跳变边沿的φ₇到φ₁范围内，因此，对于一个数据而言，其跳变可能发生在相位φ₀或φ₁，使得系统判定跳变相位为φ₀或φ₁。如果系统设定采样相位和跳变相位间隔三个相位(根据不同的CDR电路可以设定不同值)，则采样相位将被设定为φ₃或φ₄，从而，该采样时钟相位落在每个输入数据持续时间段的中央，能够提供较高的抗抖动性及较低的误码率(BER，BitError Rate)。

然而，在目前广泛使用的高速CDR电路中，具有较高的抗抖动性并不能保证具有较低的误码率。在一个具有较高抗抖动性能的CDR电路中，由于采样相位总是处于输入数据持续时间段的中央，因此，单凭抖动是不会产生误码率的。真正导致误码率的原因主要是突波(glitch)干扰，突波是由不明原因的噪声或者发射电路和接收电路之间不同步的电源或地跳变引起的。当突波发生在任一过采样时钟相位处，就会导致CDR电路的误操作，并引起高误码率。

显然，如果突波正好发生在采样相位处，则由于输出的恢复数据是突波而不是实际数据，故将导致比特误差。即使突波不发生在采样相位，也有可能造成比特误差。如图2所示，突波发生在φ₅，使得CDR电路探测到错误的跳变相位φ₅，并进而选择了错误的采样相位φ₀，其结果导致在对下一个数据进行采样时，产生一个比特误差。因此，产生在任一过采样相位(φ₀到φ₇)上的突波都可能引起例如直接输出错误数据，或使得CDR电路探测到错误的跳变相位导致下一个数据输出错误的比特误差。

突波正好发生在过采样时钟相位处的概率与过采样时钟相位的间隔时间成比例。如果过采样时钟相位间隔远大于突波持续时间，则不容易采样出一个错误数据。如图3所示，由于突波的持续时间与相位间隔T_I相比非常小，它在图中仅被表示为一条细线，因此，突波恰好发生在过采样时钟相位处的概率非常小。图3所示的情况一般只会在数据率非常低的条件下发生，例如：在一个输入数据率为10M bps，采用8倍过采样率的CDR电路中，相邻过采样时钟相位的间隔T₁为1/(10M×8)＝12500ps，如果产生的突波的持续时间T_G为75ps，则突波恰好发生在过采样时钟相位处的概率仅为0.6％(75/12500)，可以忽略。然而，当输入数据率增加到1.65G bps时，间隔T1变为75ps，与突波的持续时间T_G相等，则突波恰好发生在过采样时钟相位处的概率为100％(75/75)，即一旦有突波产生，电路就会采样出一个错误数据，图2显示了这种情形。由此可知，当输入数据率提高时，突波导致比特误差的情况也会加重。

专利号为US 6,545,507的美国专利中公开了一种防抖动CDR电路，通过在CDR电路的前级部分添加一逻辑电路，过滤抖动信号，以降低CDR电路的误码率。然而，由于该方案仅针对抖动干扰(只发生在数据边沿)，而不适用于突波干扰(可能发生在数据任何位置)，因此，需要一种能够有效防止高速串行数据通信中产生突波干扰的CDR电路。

发明内容

本发明的目的在于提供一种突波滤波器及具有该滤波器的时钟数据恢复电路，通过该滤波器可在突波进入CDR后级电路之前，将突波信号过滤掉，以降低CDR电路的误码率，提高CDR电路的可靠性。