[发明专利]扫瞄系统以及方法

说明书

技术领域

本发明是涉及一种扫瞄系统以及方法，特别是涉及一种应用于具PCI总线的电子设备中的扫瞄系统以及方法。

背景技术

按，现有的操作系统(OS的PCI Peripheral Component Interconnect规范可知，其bus总线)的范围是从0至255，而每一bus下可接置的device电子装置)的范围是从0至31，亦即，每一设置有操作系统的电子设备中最多可设置256个PCI bus，且每个PCI bus上最多可设置32个device。

当因进行开机自检程序(Power On Self-Test；POST或其它原因须对PCI bus进行扫瞄时，是均从PCI bus 0至255依序进行device 0至31的扫瞄，故总共须扫瞄8192(256*32)次。

而上述PCI bus的扫瞄方式存在因进行了许多不存在的PCI bus的扫瞄而导致扫描次数过多的问题，该过多的扫描次数于频率极高的电子设备例如服务器中并无大碍，然于特殊状况下(例如进行远程除错(Remote Debug时)却会因该过多的非必要的扫描次数而致使整个扫瞄时间过长，从而造成时间的浪费。

为克服上述扫瞄方式的缺失，现有技术是针对实际应用中电子设备进行PCIbus的设置时，通常只使用PCI bus 0至10，故仅致能PCI bus 0至10以便于进行PCI bus的扫瞄时，仅针对PCI bus 0至10以及其下的device 0至31进行扫描，此举可大幅地减少扫瞄时间。

然上述该种只针对PCI bus 0至10的扫描方式，会因PCI bus 0至10中的某些PCI bus并未设置device而浪费了过多的扫描时间或因除PCI bus 0至10的外的PCI bus上设置有device而致使该device未被扫瞄的情事发生。

只是，如何提供一种既节省扫瞄时间亦确保扫瞄正确性的扫瞄技术以避免以上种种问题，实为此领域中亟待解决的问题。

发明内容

鉴于上述已知技术的问题，本发明的主要目的在于提供一种既节省扫瞄时间亦确保扫瞄正确性的扫瞄系统以及方法。

为达上述主要目的，本发明提供一种扫瞄系统，是应用于具PCI总线(bus的电子设备中，该PCI总线至少具主PCI总线，其中，该主PCI总线是可透过桥接装置(Bridge Device)与次PCI总线相互连接，且该次PCI总线间亦可透过该桥接装置相互连接，该扫瞄系统包括：用以进行该电子设备的PCI总线的扫瞄程序并生成扫瞄结果的扫瞄模块；用以侦测该PCI总线上是否连接有桥接装置的侦测模块；用以于该侦测模块侦测出该PCI总线上连接有桥接装置时，判断该桥接装置上是否复连接有该次PCI总线的判断模块；以及用以于该判断模块判断出该桥接装置上连接有该次PCI总线时，记录所有次PCI总线以及主PCI总线，且于该判断模块判断出该桥接装置上未连接有该次PCI总线或该侦测模块未侦测出该PCI总线上连接有桥接装置时，仅记录该主PCI总线，俾供该扫瞄模块进行该电子设备的PCI总线的扫瞄程序并生成扫瞄结果的记录模块。

本发明的扫瞄方法，是应用于具PCI总线的电子设备中，该PCI总线至少具主PCI总线，其中，该主PCI总线是可透过桥接装置与次PCI总线相互连接，且该次PCI总线间亦可透过该桥接装置相互连接，该扫瞄方法包括以下步骤：(1)侦测该PCI总线上是否连接有桥接装置，若是，则进至步骤(2)，若否，则进至步骤(4)；(2)判断该桥接装置上是否复连接有该次PCI总线，若是，则进至步骤(3)，若否，则进至步骤(4)；(3)记录所有次PCI总线以及主PCI总线，俾供进行该电子设备的PCI总线的扫瞄程序并生成扫瞄结果；以及(4)记录该主PCI总线，俾供进行该电子设备的PCI总线的扫瞄程序并生成扫瞄结果。

于本发明的较佳实施例中，该PCI总线的范围是为0至255；该主PCI总线是为PCI总线0；该次PCI总线是为PCI总线1至255的至少其中一者；该电子设备是为计算机；该桥接装置是为桥接卡(riser card；每一主或次PCI总线可连接的电子装置的范围为0至31；该扫瞄系统的扫瞄模块是依据该电子装置的范围0至31的顺序进行该电子设备的PCI总线的扫瞄程序；该扫瞄方法中，该电子设备的PCI总线的扫瞄程序是依据该电子装置的范围0至31的顺序进行。