[发明专利]多端口存储器存取控制模块

说明书

技术领域

本发明涉及一种数据处理中具有存储功能的多端口存储器存取控制模块，尤其涉及一种用于影像或音效的数据处理、数据增益、马达控制等领域的具有存储功能的多端口存储器存取控制模块。

背景技术

目前高科技的蓬勃发展以及科技产品的普及化，因此存储器于各种电子产品已成为一种不可或缺的电子元件，因此凡举各种数字数据储存、影像数据处理、影像数据侦错、视频数据压缩、音效数据增益、马达控制等，皆为利用存储器来做为一暂时性或永久性的储存媒体。

以数据处理为例，在处理的数据量越来越大的情形下，所需的暂存存储器容量随之增大，以往的先进先出队列(First-In-First-Out，FIFO)没办法符合其高速度与大容量的需求，许多软件工程师转往思考随机存取存储器(DynamicRandom Access Memory，DRAM)的使用可能性；虽然随机存取存储器具备可快速存取并具有可依照设计者规划使用空间、大容量等优点，但是存储器阵列需要重新充电(Re-Charge)，甚至在双倍数据速率同步动态随机存取存储器有数据相位同步等控制不易的问题，因此动态随机存取存储器不如先进先出队列存储器使用容易。

然而以存储器的储存空间大量增加时，且为了兼具电子元件的可扩充性以及数据处理速度，可程序化数据处理模块(Programmable Data Processing Module)则是当前时势所趋；以影像数据处理为例，一颗可程序化逻辑门阵列(FPGA)为必备的主要元件，软件工程师可在这颗可程序化逻辑门阵列下使用硬件描述语言(Hardware Description Language，HDL)来撰写适合客户需求的算法；若是需要修改或新增功能，则可再行修改HDL程序，再对可程序化逻辑门阵列的芯片重新烧录，无须对硬件板卡做任何重制或是重新设计的动作，就可以达到使用者或是客户所自订的需求。

综上所述，在当前数据输入/输出量越来越大以及处理越来越复杂的科技应用领域中，传统的先进先出队列存储器无论是容量或是速度均有不敷需求的窘境发生；取而代之的，则是更大容量的动态随机存取存储器，但因其控制逻辑设计的不易，因此存取控制是一大瓶颈；因此，如何利用可程序化逻辑门阵列所构成的多路复用器，以及如何保留先进先出队列界面数据的高度重复使用率与容易操作的优点，以及具有更大容量及价位较低的动态随机存取存储器等优点，则是相关业者改进的方向。

发明内容

本发明有鉴于上述存储器存取的缺陷与不足，故发明人利用此行业的多年研究发明经验，经不断改良与实验，终于发明可同时符合高读取速度、降低成本以及控制容易的多端口存储器存取控制模块。

本发明的主要目的在于提供一种多端口存储器存取控制模块，通过多端口存储器存取控制模块所设置的存取端口，可使本发明的动态随机存取存储器具有连续读写地址的特性以及具有高容量、速度快且价位低的优点，及利用存取端口内设置具数据读取逻辑控制容易的内部先进先出存储器，因此将可同时符合高读取速度、降低成本以及控制容易的功效。

为达成上述目的及构造，本发明所采用的技术手段如下：

一种多端口存储器存取控制模块，该多端口存储器存取控制模块可分别与多个预设的外部先进先出存储器以及预设的动态随机存取存储器呈电性相连，该控制模块则设置有多个存取端口，该存取端口由封装/反封装装置、内部先进先出存储器及地址累进计数器所构成，其中：

该封装/反封装装置将读写数据的总线宽度调整至与预设的动态随机存取存储器控制界面相同的宽度；

该内部先进先出存储器与封装/反封装装置呈电性相连，且该内部先进先出存储器可调节使用者界面与存储器时钟脉冲域的不同；

该地址累进计数器与内部先进先出存储器呈电性相连，且该地址累进计数器为存取端口所对应的动态随机存取存储器的地址产生器。

其中，该多个的存取端口对于预设的动态随机存取存储器均有自己可控制的存储器地址范围。该存取端口可以读出重叠的预设动态随机存取存储器的存储器地址。该存取端口可为数据读出或写入的数据存取端口。

通过上述技术特征，本发明的多端口存储器存取控制模块与现有技术相比较，具有下列优点：

(一)本发明的动态随机存取存储器具有连续读写地址的特性以及具有高容量、速度快且价位低的优点，并且利用具有逻辑控制容易的内部先进先出存储器，并搭配地址累进计数器来产生动态随机存取存储器的存取地址，因此将可同时符合高读取速度、降低成本以及控制容易的功效。