[发明专利]实现差分电平信号到单端电平信号的转换电路

说明书

技术领域

本发明属于电路设计技术领域，具体涉及实现差分电平信号到单端电平信号的转换电路。

背景技术

当今，为满足不同的功能需求，电路系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长，传输的速率越来越高。为适应此发展，电子器件的接口电平有很多的标准。常用的电平标准有TTL(Transistor-Transistor Logic，晶体管逻辑)、CMOS(Complementary Metal Oxide Semiconductor PMOS+NMOS)、LVTTL(Low Voltage TTL，低电压晶体管逻辑)、LVCMOS(Low Voltage CMOS，低电压CMOS)、ECL(Emitter Coupled Logic，发射极耦合逻辑)、PECL(Pseudo/Positive Emitter Coupled Logic，正电极压供电的发射极耦合逻辑)、LVPECL(Low Voltage PECL低电压正电压供电的发射极耦合逻辑)、CML(CurrentMode Logic，公共模式逻辑)、LVDS(Low Voltage Differential Signaling，低电压分流信号流)、GTL(Gunning Transceiver Logic，耿氏收发机逻辑)、RS232、RS485等。

其中，PECL、LVDS和CML电平这三类采用差分对传输高速信号的电平解决了高速线路中要求的传输速率高，抗干扰能力强，传输距离远等问题，应用非常广泛。PECL电平，即采用正电压供电的发射极耦合逻辑电路，差分结构，其电平典型参数为：工作电压5V，输出高电压典型值为4.1V，输出低电压典型值为3.3V。LVDS电平，即低电压差分信号，这种技术的核心是采用极低的电压摆幅高速差动传输数据，差分对输入输出，内部有一个恒流源3.5-4mA，在差分线上改变方向来表示0和1。通过外部的100欧匹配电阻(并在差分线上靠近接收端)转换为±350mV的差分电平。CML电平是所有高速数据接口中最简单的一种，其接口典型的输出电路是一个差分对形式。该差分对的集电极电阻为50Ω，输出信号的高低电平切换是靠共发射极差分对的开关控制的。差分对的发射极到地的恒流源典型值为16mA。假定CML的输出负载为一个50Ω上拉电阻，则单端CML输出信号的摆幅为VCC～(VCC-0.4)V。在这种情况下，差分输出信号摆幅为800mV。信号摆幅较小，所以功耗很低，CML接口电平功耗低于ECL的1/2，而且它的差分信号接口和ECL、LVDS电平具有类似的特点。

但是，由于芯片厂家自身的原因等，很多芯片的接口电平为TTL/CMOS单端电平。其中TTL电平为三极管结构，其输出高电压大于2.4V，低电压小于0.4V，输入高电压大于2V，输入低电压小于0.8V。

因此，要实现差分电平器件(如PECL电平器件)到单端电平器件(如TTL电平器件)的连接，必须通过电平转换电路或电平转换芯片。

发明内容

为了克服上述缺陷，本发明的目的在于提供一种稳定可靠的实现差分电平信号到单端电平信号的转换电路。

为达到上述目的，本发明一种实现差分电平信号到单端电平信号的转换电路，包括：一电压比较器，该电压比较器的正向输入、反向输入之一端连接差分电平的一输出端，且该输入端的输入电压由第一输入电阻网络与第二输入电阻网络分压得到；

该电压比较器的正向输入、反向输入之另一端为该电压比较器的参考电压输入端，且该输入端的参考电压由第三电阻网络与第四电阻网络分压得到；

该电压比较器的输出端连接单端电平。

进一步地，所述第一电阻网络与第二电阻网络串联分压得到的输入电压符合差分电平信号的阻抗匹配和其直流偏置电压的要求。

进一步地，所述第三电阻网络与第四电阻网络串联分压得到的参考电压等于差分电平的直流偏置电压。

进一步地，所述电压比较器的输出端的输出电压符合与其连接的单端电平标准。

进一步地，在所述电压比较器的电源输入端配置一个退耦电容。

本发明的转换电路使信号的高低电平幅度转换成和接收端要求匹配的信号电平(VOUT)，从而实现了由差分电平信号到单端电平信号的转换。

附图说明

图1为本发明的差分电平信号到单端电平信号转换电路原理图；

图2为PECL电平到TTL电平的转换电路示意图。

具体实施方式