[发明专利]一种组合式现场可编程门阵列验证装置

说明书

技术领域

本发明涉及一种组合式FPGA验证装置，尤其涉及的是一种数字IC设计领域的FPGA原型验证装置，特别是大规模的数字电路设计，如SOC系统等的FPGA验证装置。

背景技术

在数字IC设计验证领域，目前主要的验证手段有三种：RTL软件仿真、硬件仿真器、FPGA原型验证。对于SOC类型的芯片，还包括软硬件联合仿真技术。其中FPGA(Field Programmable Gate Array，现场可编程门阵列，以下简称FPGA)原型的性能可以接近或达到真实芯片的水平，具有验证速度快、可以和真实环境对接等优点，所以在数字IC的验证中具有不可替代的作用。

在芯片设计规模越来越大的情况下，使用FPGA原型验证也存在着一些困难，目前单片FPGA芯片最大规模在2000万门左右，能够容纳的设计逻辑约为200万门，且FPGA芯片容量的增长速度跟不上设计规模的增长速度。随着SOC系统的复杂度越来越高、规模越来越大，一片FPGA芯片无法装下所有的设计代码，因此必须使用多片FPGA芯片，将原先的设计分解为几个模块，分别装入几片FPGA芯片中，并将几片FPGA芯片根据模块之间的相互关系连接起来，构成一个完整的原型验证系统。

由于FPGA的容量是固定不变的，当系统设计规模超过了原型能够容纳的逻辑规模，这样实现的原型结构因为缺乏可扩展性而无法使用，就不得不重新设计验证原型，否则系统就无法进行充分验证。

因此，现有技术还有待于改进和发展。

发明内容

本发明的目的在于提供一种组合式现场可编程门阵列验证装置，为了解决现有FPGA原型验证系统容量无法扩展的问题，将FPGA芯片封装成一个电气、结构上相对独立的标准组件，如果单个FPGA装置容量达不到要求，则通过组件间的层叠，实现FPGA容量的成倍增加。

本发明的技术方案包括：

一种组合式现场可编程门阵列验证装置，其中，其包括以下组件：FPGA芯片，PROM配置模块，FPGA重配置模块，JTAG模块，复位控制模块以及板间连接器；其中

所述PROM配置模块保存着FPGA芯片的配置数据，通过连线接到所述FPGA芯片的配置管脚上，当有上电复位或重新下载操作时，所述PROM配置模块用于自动完成对FPGA芯片的配置；

所述JTAG模块的扫描链部分将PROM存储器、FPGA芯片的JTAG链路连接到一起，以使通用计算机通过JTAG接口能够检测到扫描链中的任何一个器件，并对每个器件进行数据配置；

所述复位控制模块用于实现上电复位、配置结束自动复位；

所述板间连接器用于将FPGA层叠连接并固定到用户开发的硬件单板上。

所述的装置，其中，所述复位控制模块在刚上电时，复位电路提供给各组件一个符合要求的全局复位信号；并当FPGA逻辑下载完毕后，由所述FPGA芯片给出一个结束信号，该信号送到所述复位控制模块，由该模块发出一个与刚上电时一样的全局复位信号。

所述的装置，其中，所述全局复位信号同时引到用户开发的硬件单板上，供用户使用。

所述的装置，其中，所述FPGA重配置模块用于用户将PROM存储器中的配置逻辑重新下载到FPGA芯片中，在需要逻辑重新下载时，由用户手工按下重配置键，所述FPGA芯片重新接收PROM存储器中的配置逻辑。

所述的装置，其中，所述JTAG扫描链支持FPGA芯片间JTAG信号级联，并在多个FPGA芯片通过板间连接器层叠到一起时，所述JTAG扫描链可检测到层叠后增加的器件。

所述的装置，其中，所述PROM存储器、FPGA芯片由板间连接器提供电源。

所述的装置，其中，所述FPGA芯片的引脚包括普通的IO引脚、全局IO引脚、电源引脚、JTAG信号引脚、FPGA配置完成指示信号引脚。

所述的装置，其中，所述组件PCB板上下两面对应位置分别焊接板间连接器的插头和插座，用户板也对应设置有连接插座。

本发明所述的可组合式FPGA验证装置，提供了统一的信号接口和级联插座，具有以下有益效果：支持多组件之间级联，从而使组件能够根据用户的需要灵活扩展FPGA的容量，不再受到FPGA容量固定的限制；并且其组件可以插拔重复使用，当一个项目结束，可以用到下一个项目的原型上；由于本发明组件尺寸较小，对验证原型体积要求较高的场合也能使用。

附图说明

图1是本发明的组合式可扩展FPGA验证装置的功能框图；

图2是本发明的JTAG扩展功能实现原理图；