[发明专利]具有50%工作周期的可编程分频器

权利要求书

1.一种具有50％工作周期的可编程分频器，包含：

一反相选择装置，用来于一分频数为奇数且接收到一触发信号的瞬变时，调整该触发信号的瞬变之后传来的一输入时钟信号相对于该触发信号的瞬变之前传来的该输入时钟信号反相，以产生一修改的时钟信号；

一第一触发器，包含一时钟输入端，用来输入一关闭信号的互补信号，一数据输入端，用来输入该修改的时钟信号的互补信号，以及一正输出端；

一与门，包含二输入端，分别耦接该反相装置的输出端以及该第一触发器的正输出端，以及一输出端，用来输出一延迟的时钟信号；

一计数器，耦接于该与门的输出端，用来依据该延迟的时钟信号以及该分频数产生该触发信号；以及

一第二触发器，包含一时钟输入端，耦接于该计数器的输出端，一数据输入端，一负输出端耦接于该数据输入端，以及一正输出端，用来输出一输出时钟信号。

2.如权利要求1所述的可编程分频器，其中该第一触发器以及该第二触发器为D型触发器。

3.如权利要求1所述的可编程分频器，其中该反相选择装置包含：

一第三触发器，包含一时钟输入端，用来输入该触发信号，一数据输入端，一负输出端耦接于该数据输入端，以及一正输出端；

一第一与非门组合电路，包含一第一输入端，用来输入该输入时钟信号的互补信号，一第二输入端，用来输入该分频数的设定值的互补值，一第三输入端，用来输入该输入时钟信号，一第四输入端，用来输入该分频数的设定值，以及一输出端；以及

一第二与非门组合电路，包含一第一输入端，耦接于该第二与非门组合电路的输出端，一第二输入端，耦接于该第三触发器的正输出端，一第三输入端，耦接于该第二与非门组合电路的第一输入端，一第四输入端，经由一反相器耦接于该第三触发器的正输出端，以及一输出端，用来输出该修改的时钟信号。

4.如权利要求3所述的可编程分频器，其中该第三触发器为D型触发器。

5.如权利要求3所述的可编程分频器，其中该第一与非门组合电路以及该第二与非门组合电路分别包含：

一第一与非门，包含二输入端以及一输出端；

一第二与非门，包含二输入端以及一输出端；以及

一第三与非门，包含二输入端，分别耦接于该第一与非门以及第二与非门的输出端，以及一输入端。

6.如权利要求1所述的可编程分频器，其中该计数器包含：

一第四触发器，包含一时钟输入端，用来输入该延迟的时钟信号，一数据输入端，一负输出端耦接于该数据输入端，以及一正输出端；

一第五触发器，包含一时钟输入端，耦接于该第四触发器的正输出端，一数据输入端，一负输出端耦接于该数据输入端，以及一正输出端；

一第六触发器，包含一时钟输入端，耦接于该第五触发器的正输出端，一数据输入端，一负输出端耦接于该数据输入端，以及一正输出端；

一第一同门，包含一第一输入端，用来输入该分频数的设定值的第一位，一第二输入端，耦接于该第四触发器的时钟输入端，以及一输出端；

一第二同门，包含一第一输入端，用来输入该分频数的设定值的第二位，一第二输入端，耦接于该第四触发器的正输出端，以及一输出端；

一第三同门，包含一第一输入端，用来输入该分频数的设定值的第三位，一第二输入端，耦接于该第五触发器的正输出端，以及一输出端；

一第四同门，包含一第一输入端，用来输入该分频数的设定值的第三位，一第二输入端，耦接于该第六触发器的正输出端，以及一输出端；

一第第二与门，包含二输入端，分别耦接于该第一以及第三同门的输出端，以及一输出端；

一第三与门，包含二输入端，分别耦接于该第二以及第四同门的输出端，以及一输出端；

一第四与非门，包含二输入端，分别耦接于该第二以及第三与门的输出端，以及一输出端；以及

一第二或非门，包含二输入端，分别耦接于该第四与非门的输出端，以及一输出端。

7.如权利要求1所述的可编程分频器，其中该第四触发器、第五触发器以及该第六触发器为D型触发器。

8.如权利要求1所述的可编程分频器，还包含：

一或门，包含二输入端，用来输入一重置信号以及一关闭信号，以及一输出端；以及

一或非门，包含一第一输入端，耦接于该计数器的输出端，一第二输入端，耦接于该或门的输出端，以及一输出端，耦接于该反相选择装置。