[发明专利]氮化储存记忆单元的多级操作

说明书

技术领域

本发明是有关于一种氮化储存记忆单元的多级操作(Multi-level operation innitride storage memory cell)的方法与系统。

背景技术

一般而言，使快闪记忆单元具有高密度的方式有二种。其中一种方式是，例如在堆栈栅极闪存中，主要以电路设计的考量来达到多级操作与控制。其中另一种方式是，例如在氮化硅只读存储器(NROM)、硅-氧化硅-氮化硅-氧化硅-硅(SONOS)存储器与双金属-氧化硅-氮化硅-氧化硅-半导体(TwinMONOS)存储器等组件中，使用氮化硅储存材料以在记忆单元中储存多级状态。

图1是绘示现有氮化硅只读记忆单元的剖面示意图。此氮化硅只读记忆单元包括一p型基底150以及一控制栅极180，其中在p型基底150中已形成有n+型的源极区160与n+型的漏极区170。氮化硅层182配置于二氧化硅层184、186之间。沟道188形成于氧化硅层184下方，且形成于源极区160与漏极区170之间。此氮化硅只读记忆单元可程序化以储存实际上分离的二位192、194。

氮化硅只读记忆单元是利用沟道热载子注入法(Channel Hot Electron(CHE)Injection)在沟道188中产生热电子来进行程序化，其中一些热电子可获得足够的能量以穿过氧化硅层184，而阻陷(trap)在氮化硅层182中。利用替换源极端与漏极端的作用，可将阻陷电荷移动至靠近源极区160侧或漏极区170侧的氮化硅层182中。其中，靠近源极区160侧的局部阻陷电荷表示为位192，而靠近漏极区170侧的局部阻陷电荷表示为位194。因此，氮化储存记忆单元，例如氮化硅只读记忆单元，能够具有一记忆单元储存二位(2bit/cell)的密度。

此外，近年来，在储存组件的氮化硅层中，每一个储存位置的多级储存的结构与技术方面有很大的发展，所发展的储存组件具有氧化硅-氮化硅-氧化硅(ONO)结构，其可例如是上述所提及的氮化硅只读存储器、硅-氧化硅-氮化硅-氧化硅-硅与双金属-氧化硅-氮化硅-氧化硅-半导体等组件其中之一。

在现有每一个记忆单元储存一位(1bit/cell)的闪存组件中，为了读取储存于组件中的数据，可感测及传送存在或不存在的电流为“1”和“0”以代表所储存的数据。多级记忆单元组件的数据读取需利用感测电流的流量或确切的临界电压范围来进行，而无法仅利用侦测电流存在与否即可进行。每一个确切的临界电压范围代表一个程序化状态。举例来说，在每一个记忆单元储存二位的记忆单元中，第一临界电压范围包含电压小于3.0伏特，其代表程序化状态00(或程序化准位0)；第二临界电压范围包含电压为3.25伏特至3.75伏特之间，其代表程序化状态01(或程序化准位1)；第三临界电压范围包含电压为4.25伏特至4.75伏特之间，其代表程序化状态10(或程序化准位2)；第四临界电压范围包含电压大于5.0伏特，其代表程序化状态11(或程序化准位3)。

发明内容

在本发明的实施例中，揭示了一种多级氮化储存记忆单元的程序化方法，其适于储存对应多个不同临界电压准位的不同的程序化状态。此方法包括，提供一可变电阻，以提供多个不同电阻值。而且，将氮化储存记忆单元的一漏极端与所选定的电阻值的其中之一连接，而每一电阻值对应这些临界电压准位的其中之一。并且，通过所选定的电阻值的其中之一来施加一程序化电压至氮化储存记忆单元的漏极端，程序化氮化储存记忆单元，以储存相对应临界电压准位其中之一的一种程序化状态。

在本发明的另一实施例中，揭示了一种多级快闪存储元件。此多级快闪存储元件包括一氮化储存记忆单元，以及可提供多个不同电阻值的一可变电阻。其中，氮化储存记忆单元的漏极端与所选定的电阻值的其中之一连接，而每一电阻值对应临界电压准位的其中之一，且可变电阻可用于使一程序化电压耦接至氮化储存记忆单元的漏极端。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1是绘示现有氮化硅只读记忆单元的剖面示意图。

图2是依照本发明一实施例所绘示的TwinMONOS记忆单元的多级操作的结构的示意图。

图3A是绘示在进行程序化操作与抹除操作时源极端电阻效应与漏极端电阻效应对TwinMONOS记忆单元的临界电压的不同的关系图。