[发明专利]制作金属氧化物半导体晶体管的方法有效
申请号: | 200610143397.5 | 申请日: | 2006-11-08 |
公开(公告)号: | CN101179027A | 公开(公告)日: | 2008-05-14 |
发明(设计)人: | 李坤宪;黄正同;丁世汎;洪文瀚;郑礼贤;郑子铭 | 申请(专利权)人: | 联华电子股份有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波 |
地址: | 中国台湾新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 制作 金属 氧化物 半导体 晶体管 方法 | ||
技术领域
本发明涉及一种制作金属氧化物半导体(metal-oxide semiconductor,以下简称为MOS)晶体管的方法,尤其涉及一种可有效改善瞬间增益扩散(transient enhanced diffusion,以下简称为TED)效应及短沟道效应(shortchannel effect)的制作MOS晶体管的方法。
背景技术
随着工艺技术的进步以及对逻辑元件高速度与低耗电的要求,MOS晶体管的尺寸也随之微缩至微米或纳米等级以下的微细化尺寸,而伴随着MOS晶体管微缩所产生短沟道效应,及其所造成的晶体管启始电压下降的问题,业界一般以制作具有超浅结(ultra shallow junction)的轻掺杂漏极(lightly doped drain,LDD)来克服。
现有超浅结形成技术是在完成MOS晶体管栅极制作后,于栅极两侧硅基底的浅表面注入低能量离子,再施以快速退火(rapid thermal annealing,以下简称为RTA)以产生最后的结区轮廓(junction profile)。然而在缩小元件尺寸的同时,源极、漏极与沟道的掺杂原子浓度必须提高,结深度减小及掺杂原子浓度分布形状会有较显著的变化,因此现有超浅结形成技术在90纳米技术已几乎到达了极限。当来到65与45纳米技术时代时,共注入(co-implantation)搭配预非晶化离子注入(pre-amorphization,以下简称为PAI)工艺、激光退火(Laser annealing)等则被视为最有机会达到新时代超浅结形成技术需求的方法。其中共注入的概念为离子注入工艺中因掺杂质撞击硅晶格而产生可观的空隙缺陷(interstitial defects),这些空隙缺陷在快速退火时将成为硼瞬间扩散的路径,增加扩散的速度,即产生瞬间增益扩散(TED)效应。TED效应除加深结外,也会使得侧向掺杂质分布不陡峭,使得MOS晶体管反而遭遇严重的短沟道效应。共注入技术则被认为可改善此一现象,例如施以碳离子共注入时,由于碳会与空隙缺陷形成键结,因此可降低因空隙缺陷所造成的硼TED效应与硼簇(boron cluster)的形成。
请参阅图1至图3,图1至图3为一现有采用共注入的方法形成超浅结的轻掺杂漏极(LDD)的P型MOS晶体管。如图1所示,该方法提供一基底100,基底100上则设置有一栅极介电层(gate dielectric layer)102与一栅极104。随后对基底100进行一PAI工艺110,以锑(Sb)或锗(Ge)作为主要选择,施以适当的能量与剂量使基底100的硅晶格结构产生破坏,以形成一非晶化区域112。此非晶化的结构用以降低硼的穿隧效应(channeling)与TED效应。
请参阅图2。接下来对基底100施行一共注入工艺120,将碳或氟以垂直基底100的角度注入基底100,随后再施以P型掺杂质注入工艺130,最后再进行一第一快速退火(RTA)工艺140,完成P型晶体管的超浅结的轻掺杂漏极(LDD)150的制作。请参阅图3,随后于栅极104侧边形成偏位间隙壁(offset spacer)160,并对基底100再施以一P型掺杂离子注入工艺170以及一第二RTA工艺180,以于偏位间隙壁160两侧的基底100内形成源极/漏极190。
然而,由于共注入工艺120以垂直基底100的角度注入基底100,其在后续第一与第二RTA工艺140、180中对于P型掺杂质横向扩散(lateraldiffusion)的控制仍未臻理想。因此,目前该技术领域仍需要一种可有效抑制前述TED效应以及横向扩散的方法,以避免超浅结轻掺杂漏极的掺杂轮廓因扩散而产生改变。
发明内容
因此,本发明于此提供一种制作MOS晶体管的方法,尤指一种可有效改善TED效应及短沟道效应的制作MOS晶体管的方法。
根据本发明,提供一种制作MOS晶体管的方法,该方法首先提供一基底,且该基底上包括有一栅极结构。随后进行一预非晶化(PAI)工艺,以于该栅极结构两侧的该基底内形成一非晶化区域;并进行一共注入(co-implantation)工艺,以于该非晶化区域内注入一共注入掺杂质。接下来进行一第一离子注入工艺与一第一快速退火(RTA)工艺,以于该非晶化区域内注入一第一掺杂质并活化该共注入掺杂质与该第一掺杂质,使该非晶化区域再结晶,而于该栅极结构两侧的该基底内分别形成一轻掺杂漏极(LDD)。之后于该栅极结构的侧壁形成一间隙壁,以及于该间隙壁两侧的该基底内形成一源极/漏极。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200610143397.5/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造