[发明专利]具有被包围通道晶体管的半导体器件

说明书

技术领域

本发明涉及一种存储器件。更具体而言，本发明涉及具有被包围通道晶体管的半导体器件以及用于制造该半导体器件的方法。

背景技术

当单元晶体管的通道长度缩短时，单元通道结构的离子浓度通常会增高，以便维持该单元晶体管的阈值电压。由于单元通道结构的离子浓度的增高，因而在单元晶体管的源极/漏极区域中的电场被增强，增加了漏电流。这导致DRAM结构的刷新特性的劣化。此外，当半导体器件缩小到较小的尺寸时，要有效地控制短通道效应(“SCE”)是困难的。因此，例如凹式通道晶体管及鳍形通道晶体管的多通道场效晶体管(“McFET”)已经被提出来以增加单元晶体管的通道长度。

然而，工艺复杂度由于在McFET技术中额外的沉积工艺以及平坦化工艺而增加。当器件的设计规则变得更小时，控制鳍形通道晶体管的高度及宽度是困难的。因为鳍形通道晶体管的底部连接至半导体基板，所以根据设计规则的缩小，当鳍形通道晶体管的高度小于源极/漏极区域的深度时，在源极/漏极区域之间很容易发生击穿。于是，需要一种新的晶体管结构以便改善器件的性能。

发明内容

本发明的实施例针对于具有被包围通道晶体管的半导体器件。根据一个实施例，所述被包围通道晶体管具有被包围通道结构以及包围所述被包围通道结构的栅极结构，其中被包围通道结构与其下面的半导体基板分隔开。

在本发明的一个实施例中，半导体器件包括器件隔离结构、被包围通道结构以及栅极电极。所述器件隔离结构形成在半导体基板中，以限定有源区。连接源极/漏极区域的所述被包围通道结构与所述有源区下面的半导体基板分隔开一段给定距离。所述栅极电极包围所述被包围通道结构。

根据本发明的另一个实施例，用于制造半导体器件的方法包括：在半导体基板中形成器件隔离结构，以形成有源区；借助凹式掩模来蚀刻所述有源区，以形成凹式通道结构，其中，被包围通道结构形成在所述凹式通道结构中，并与所述有源区下面的半导体基板分隔开一段给定距离；以及形成包括栅极硬掩模层图案和栅极电极的栅极结构，其中所述栅极电极填充所述凹式通道结构，以包围所述被包围通道结构。

附图说明

图1是根据本发明的一个实施例的半导体器件的简化平面图。

图2是根据本发明的一个实施例的半导体器件的简化横截面图。

图3a至3h是示出根据本发明的一个实施例的用于制造半导体器件的方法的简化横截面图。

图4a与4b是示出根据本发明的另一个实施例的用于制造半导体器件的方法的简化横截面图。

具体实施方式

本发明涉及具有被包围通道晶体管的半导体器件以及用于制造该半导体器件的方法。被包围通道晶体管具有被包围通道结构以及包围该被包围通道结构的栅极结构，其中被包围通道结构与其下面的半导体基板分隔开一段给定距离。于是，由于器件的电流驱动力的增加以及短通道效应(“SCE”)的改良，被包围通道晶体管提供了显著改善的栅极可控制性。

图1示出根据本发明的一个实施例的半导体器件的简化平面图。半导体器件包括有源区101、凹式栅极区域103以及栅极区域105。器件隔离结构125限定有源区101。在本发明的一个实施例中，凹式栅极区域103形成为岛状(islanded)。凹式栅极区域103沿栅极区域105的纵向的宽度大于有源区101的宽度。