[发明专利]一种单层多晶硅栅OTP器件及其形成方法

说明书

技术领域

本发明涉及半导体集成电路中OTP的设计及制造技术，尤其涉及一种单层多晶硅栅OTP器件及其形成方法。

背景技术

随着半导体集成电路(IC)的不断发展，目前在许多逻辑电路和高压工艺应用中(诸如LCD-Driver等)，常常需要用到一次可编程存储(OTP，One Time Programmable)器件。由于所需的OTP容量常常比较小，因此，均希望在不改变现有工艺的前提下，通过器件设计来达到嵌入OTP的效果。但现有的单层多晶硅OTP(Single Poly OTP)结构基本上采用类似图1所示的OTP结构，即一般由存储器晶体管和晶体管电容区两部分组成，其中：1、有源区，2、多晶硅栅，3、存储器晶体管，4、晶体管电容区。该结构的问题通常在于晶体管电容的单位电容较小，所以往往单个OTP器件的面积较大；也有将晶体管电容做成诸如阱电容(NWC)等结构来提高电位面积电容并提高耦合效率，但也因为阱隔离所需的空间较大，而不能有效的缩小器件面积。因此，如何在不改变现有工艺的前提下，通过器件设计来达到嵌入OTP的效果是业界致力解决的问题。

发明内容

本发明要解决的技术问题是提供一种单层多晶硅栅OTP器件及其形成方法，通过器件设计可在晶体管电容区实现单位电容大、耦合效率高、面积小的嵌入式OTP技术。

为解决上述技术问题，本发明提出了一种单层多晶硅栅OTP器件，也包括传统存储器晶体管和晶体管电容区，但该晶体管电容侧形成预埋层结构。上述预埋层的深度比普通源漏结更深。

为解决上述技术问题，本发明还提出了一种形成上述器件的方法，即在现有高压工艺基础上，利用高压工艺中的偏移注入(Offset implant)，在晶体管电容侧形成预埋层结构。

本发明由于利用现有高压工艺中已有的偏移注入，通过器件设计在不改变任何工艺条件的基础上，在晶体管电容区形成单位电容大、耦合效率高、面积小的嵌入式OTP技术。

附图说明

图1是是传统的单层多晶硅栅OTP结构组成示意图；

图2是本发明一个具体实施例的器件结构组成示意图；

附图标记：

1、有源区，2、多晶硅栅，3、存储器晶体管，4、晶体管电容区；5、有源区，6、偏移注入区，7、多晶硅栅，8、存储器晶体管，9、晶体管电容区。

具体实施方式

下面结合附图和具体实施例对本发明作进一步详细的说明。

本发明的原理：本发明设计与制造中都利用了现有高压工艺中的偏移注入，在晶体管电容侧形成预埋层(类似)的新器件结构，从而达到保持现有高压工艺不变，不用追加任何额外工艺的条件下，实现OTP的成功嵌入。本发明并没有彻底改变图1所示的传统的单层多晶硅栅MTP结构，而只是对部分区域的构成及形成工艺做了重新设计。本发明是完全基于目前的工艺条件的基础上提出的改进。

实施例：

如图2是本发明一个具体实施例的器件设计和结构，其中：5、有源区，6、偏移注入区，7、多晶硅栅，8、存储器晶体管，9、晶体管电容区。该结构的特点是利用现有高压工艺中的高压偏移注入在图2所示的晶体管电容侧形成预埋层(或类似预埋层)的器件结构，由于有了该埋层，晶体管电容单位面积电容值得到提高，OTP器件的整体耦合效率上升；同时由于预埋层的深度通常较深(应该比普通源漏结更深)，所以这也提高了晶体管电容有源区结的击穿电压；因此本实施例有效地实现了面积减少、编程效果良好、工艺简单的嵌入式OTP技术。对应于该实施例新的器件设计和结构，在制造工艺中，本实施例可适用于使用高压偏移注入的绝大部分高压工艺且不需要改变现有工艺的流程(也可用于普通逻辑工艺中，但需追加一次注入工艺)，即通过图2所示的版图结构，借助高压工艺中已有的偏移注入，在图2所示的晶体管电容侧形成类似预埋层的新器件结构，实现嵌入式OTP技术。

综上所述，本发明与传统的OTP相比，具有以下优点：利用高压偏移注入，有效提高单位面积电容，从而提高耦合效率；有利缩小OTP面积；有效提高结耐压；保持现有高压工艺不变，不用追加任何额外工艺，因而工艺简单，开发成本低。