[发明专利]在SST型闪存制作工艺中改善放电尖角的方法

说明书

技术领域

本发明涉及一种在SST型闪存(SST型闪存是由Bing Yeh于1990年发明的一种闪存类型)制作工艺中改善放电尖角的方法。

背景技术

SST型闪存(Flash)的主要特点是，擦除(erase)通过控制栅和浮栅间氧化膜隧穿效应实现，写入(program)通过沟道热电子注入实现。

在SST型Flash制造工艺上，擦除尖角(erase tip，又称“放电尖角”)形成的是否够尖直接决定浮栅上电子擦除时的效率：尖角越尖，施加在控制栅上的电压可以在隧穿氧化膜界面上形成局部更强的隧穿电场，浮栅上的电子越容易被拉走，实现擦除；反之，tip越钝，电子擦除效率也就越低，直接影响器件使用的可靠性(endurance)。

现有大的闪存中，对于FN(Fowler-Nordheim)隧穿机制下的放电尖角的工艺实现，往往是利用一层比较厚的氮化硅作为浮栅多晶硅蚀刻的硬掩膜层(hard mask)，在浮栅多晶硅打开的地方利用类似mini-LOCOS(微小尺寸的局部硅氧化工艺)的方式进行局部热氧(由于较厚的氮化硅直接沉积在浮栅多晶硅上，其应力可以很好地阻止氧原子在mini-LOCOS成长时的横向扩散，形成鸟嘴)，然后再利用一层光刻版进行硬掩膜层以及浮栅多晶硅的刻蚀即可获得较为尖的放电尖角，但不足是，因为这个鸟嘴形成的非常短而深(横向扩散几近于零)，一旦浮栅多晶硅刻蚀时出现刻蚀尺寸的变化，其形貌变化会非常剧烈，从而直接影响擦除效率。

图1至图4为根据现有方法制造浮栅放电尖角的工艺步骤：

步骤1，在硅衬底1上生长一层浮栅氧化层2，然后在浮栅氧化层2上沉积一层浮栅多晶硅3，步骤2，接下来再沉积一层氮化硅4，作为浮栅刻蚀时的硬掩膜层，步骤3，对氮化硅4进行刻蚀，将部分浮栅多晶硅3暴露出来，步骤4，最后将浮栅多晶硅3进行局部氧化(类似Mini-LOCOS)和刻蚀，形成绝缘层5；

从图5可以看出，尖角形貌对浮栅刻蚀尺寸变化非常敏感。在浮栅正确的刻蚀保留尺寸为a时，此时形成的放电尖角为10，而当刻蚀保留尺寸发生偏移，此时刻蚀保留尺寸为b，而对应形成的放电尖角为11。对比放电尖角10、11可以看出，放电尖角的变化很大。

为解决这一问题，有人提出利用一些薄膜(如氧化硅薄膜)作为SST型闪存浮栅尖角形成工艺模块中的Mini LOCOS缓冲层(即：在氮化硅沉积之前，先沉积一薄膜层，可以是氧化硅或氮氧化硅)。这样，在形成鸟嘴时，通过一定工艺控制，使氧原子向侧壁缓冲层处产生一定量的横向扩散，希望在放电尖角上部有一定的横向延展，从而使尖角对于抵抗浮栅刻蚀CD带来的偏移、改善形貌有一定帮助，进而整体提升的擦除效能，提高可靠性。如图6所示，它利用薄膜作为缓冲层以后，氧原子扩散进入缓冲层薄膜和浮栅多晶硅示意图。其中局部氧化5的氧原子扩散进入缓冲层薄膜6和浮栅多晶硅3，形成了鸟嘴c。

在上述的改善方案中，如果氧原子横向扩散过深，尖角上部形成的横向延展部分会超出浮栅本身最终保留尺寸的范围，浮栅刻蚀时，这部分横向延展部分也被刻掉，即：无法达到预期改善形貌的目的，反而保留下来较钝的尖角，适得其反。如图7所示，它是因鸟嘴c过度氧化，造成横向沿展部分超出了最终浮栅刻蚀保留的最终窗口范围a，比如此时的刻蚀保留尺寸为d，那么明显可以看出此时对应的放电尖角12比原来的放电尖角10还钝，这样就失去了原本利用横向沿展部分改善放电尖角形貌的作用，同时因过度氧化，造成最终保留的尖角形成位置较低，形貌较钝，不利于的电子擦除。

可见，如何在浮栅最终保留尺寸范围内，从而保留最终浮栅的放电尖角上部的横向延展部分，成为工艺优化的关键所在。

发明内容

本发明所要解决的技术问题是提供一种在SST型闪存制作工艺中改善放电尖角的方法，它提高保留最终浮栅的放电尖角上部的横向延展部分的可靠性，进而改善了放电尖角。

为了解决以上技术问题，本发明提供了一种在SST型闪存制作工艺中改善放电尖角的方法，在SST型闪存制作工艺包括如下步骤：步骤1，在硅衬底上生长一层浮栅氧化层，然后在浮栅氧化层上沉积一层浮栅多晶硅；步骤2，接下来再沉积一层薄膜层和一层氮化硅，并将氮化硅作为浮栅刻蚀时的硬掩膜层；步骤3，对氮化硅进行刻蚀，将部分浮栅多晶硅暴露出来；步骤4，再次沉积一层氮氧化硅，然后利用反应离子蚀刻氮氧化硅，并利用浮栅多晶硅作为刻蚀终止层，以形成氮氧化硅的侧壁保护层；步骤5，在浮栅多晶硅打开的地方进行局部热氧化和刻蚀，以形成放电尖角。